- c -

• c : ArmISA , MipsISA , RiscvISA , SparcISA , X86ISA
• c2 : MipsISA , RiscvISA
• ca : MipsISA , PowerISA , RiscvISA
• cacheep : MipsISA
• ccFlagMask : X86ISA
• ccidx : ArmISA
• ccRegName : ArmISA
• cd : ArmISA , X86ISA
• cdf : Stats
• ce : MipsISA , RiscvISA
• cf : X86ISA
• cfofMask : X86ISA
• CHAN_CHAINADDR : CopyEngineReg
• CHAN_CHAINADDR_HIGH : CopyEngineReg
• CHAN_CHAINADDR_LOW : CopyEngineReg
• CHAN_CMPLNADDR : CopyEngineReg
• CHAN_CMPLNADDR_HIGH : CopyEngineReg
• CHAN_CMPLNADDR_LOW : CopyEngineReg
• CHAN_COMMAND : CopyEngineReg
• CHAN_CONTROL : CopyEngineReg
• CHAN_ERROR : CopyEngineReg
• CHAN_STATUS : CopyEngineReg
• cidmask : ArmISA
• cle : SparcISA
• ClockEventName : Iris
• cm : ArmISA
• cnp : ArmISA
• coId : MipsISA , RiscvISA
• concat : sc_dt
• cond : ArmISA
• condCode : ArmISA
• CondCodesMask : ArmISA
• CondTestAbbrev : SparcISA
• conutdm : MipsISA
• coOp : MipsISA , RiscvISA
• count : X86ISA
• counterMask : X86ISA
• cp0 : ArmISA
• cp1 : ArmISA
• cp10 : ArmISA
• cp11 : ArmISA
• cp12 : ArmISA
• cp13 : ArmISA
• cp15ben : ArmISA
• cp2 : ArmISA
• cp3 : ArmISA
• cp4 : ArmISA
• cp5 : ArmISA
• cp6 : ArmISA
• cp7 : ArmISA
• cp8 : ArmISA
• cp9 : ArmISA
• cpl : X86ISA
• cpNum : ArmISA
• CpsrMask : ArmISA
• CpsrMaskQ : ArmISA
• cpuid : MipsISA
• cpuNum : MipsISA , RiscvISA
• cr1 : PowerISA
• crc32 : ArmISA
• CS : X86ISA
• CSRData : RiscvISA
• CSRMasks : RiscvISA
• css : MipsISA , RiscvISA
• csv2 : ArmISA
• csv3 : ArmISA
• ctrl_array : sc_dt
• ctx_cmps : ArmISA
• cu0 : MipsISA , RiscvISA
• cu1 : MipsISA , RiscvISA
• cu2 : MipsISA , RiscvISA
• cu3 : MipsISA , RiscvISA
• cur_shift : Ps2
• curTC : MipsISA
• curVPE : MipsISA
• cwg : ArmISA