gem5 [DEVELOP-FOR-25.1]
Loading...
Searching...
No Matches
fault_codes.hh File Reference
#include "base/types.hh"

Go to the source code of this file.

Namespaces

namespace  gem5
 Copyright (c) 2024 Arm Limited All rights reserved.
namespace  gem5::RiscvISA

Enumerations

enum  gem5::RiscvISA::FloatException : uint64_t {
  gem5::RiscvISA::FloatInexact = 0x1 , gem5::RiscvISA::FloatUnderflow = 0x2 , gem5::RiscvISA::FloatOverflow = 0x4 , gem5::RiscvISA::FloatDivZero = 0x8 ,
  gem5::RiscvISA::FloatInvalid = 0x10
}
enum  gem5::RiscvISA::ExceptionCode : uint64_t {
  gem5::RiscvISA::INST_ADDR_MISALIGNED = 0 , gem5::RiscvISA::INST_ACCESS = 1 , gem5::RiscvISA::INST_ILLEGAL = 2 , gem5::RiscvISA::BREAKPOINT = 3 ,
  gem5::RiscvISA::LOAD_ADDR_MISALIGNED = 4 , gem5::RiscvISA::LOAD_ACCESS = 5 , gem5::RiscvISA::STORE_ADDR_MISALIGNED = 6 , gem5::RiscvISA::AMO_ADDR_MISALIGNED = 6 ,
  gem5::RiscvISA::STORE_ACCESS = 7 , gem5::RiscvISA::AMO_ACCESS = 7 , gem5::RiscvISA::ECALL_USER = 8 , gem5::RiscvISA::ECALL_SUPER = 9 ,
  gem5::RiscvISA::ECALL_VIRTUAL_SUPER = 10 , gem5::RiscvISA::ECALL_MACHINE = 11 , gem5::RiscvISA::INST_PAGE = 12 , gem5::RiscvISA::LOAD_PAGE = 13 ,
  gem5::RiscvISA::STORE_PAGE = 15 , gem5::RiscvISA::AMO_PAGE = 15 , gem5::RiscvISA::INST_GUEST_PAGE = 20 , gem5::RiscvISA::LOAD_GUEST_PAGE = 21 ,
  gem5::RiscvISA::VIRTUAL_INST = 22 , gem5::RiscvISA::STORE_GUEST_PAGE = 23 , gem5::RiscvISA::AMO_GUEST_PAGE = 23 , gem5::RiscvISA::INT_SOFTWARE_SUPER = 1 ,
  gem5::RiscvISA::INT_SOFTWARE_VIRTUAL_SUPER = 2 , gem5::RiscvISA::INT_SOFTWARE_MACHINE = 3 , gem5::RiscvISA::INT_TIMER_SUPER = 5 , gem5::RiscvISA::INT_TIMER_VIRTUAL_SUPER = 6 ,
  gem5::RiscvISA::INT_TIMER_MACHINE = 7 , gem5::RiscvISA::INT_EXT_SUPER = 9 , gem5::RiscvISA::INT_EXT_VIRTUAL_SUPER = 10 , gem5::RiscvISA::INT_EXT_MACHINE = 11 ,
  gem5::RiscvISA::INT_EXT_SUPER_GUEST = 12 , gem5::RiscvISA::INT_LOCAL_0 = 16 , gem5::RiscvISA::INT_LOCAL_1 = 17 , gem5::RiscvISA::INT_LOCAL_2 = 18 ,
  gem5::RiscvISA::INT_LOCAL_3 = 19 , gem5::RiscvISA::INT_LOCAL_4 = 20 , gem5::RiscvISA::INT_LOCAL_5 = 21 , gem5::RiscvISA::INT_LOCAL_6 = 22 ,
  gem5::RiscvISA::INT_LOCAL_7 = 23 , gem5::RiscvISA::INT_LOCAL_8 = 24 , gem5::RiscvISA::INT_LOCAL_9 = 25 , gem5::RiscvISA::INT_LOCAL_10 = 26 ,
  gem5::RiscvISA::INT_LOCAL_11 = 27 , gem5::RiscvISA::INT_LOCAL_12 = 28 , gem5::RiscvISA::INT_LOCAL_13 = 29 , gem5::RiscvISA::INT_LOCAL_14 = 30 ,
  gem5::RiscvISA::INT_LOCAL_15 = 31 , gem5::RiscvISA::INT_LOCAL_16 = 32 , gem5::RiscvISA::INT_LOCAL_17 = 33 , gem5::RiscvISA::INT_LOCAL_18 = 34 ,
  gem5::RiscvISA::INT_LOCAL_19 = 35 , gem5::RiscvISA::INT_LOCAL_20 = 36 , gem5::RiscvISA::INT_LOCAL_21 = 37 , gem5::RiscvISA::INT_LOCAL_22 = 38 ,
  gem5::RiscvISA::INT_LOCAL_23 = 39 , gem5::RiscvISA::INT_LOCAL_24 = 40 , gem5::RiscvISA::INT_LOCAL_25 = 41 , gem5::RiscvISA::INT_LOCAL_26 = 42 ,
  gem5::RiscvISA::INT_LOCAL_27 = 43 , gem5::RiscvISA::INT_LOCAL_28 = 44 , gem5::RiscvISA::INT_LOCAL_29 = 45 , gem5::RiscvISA::INT_LOCAL_30 = 46 ,
  gem5::RiscvISA::INT_LOCAL_31 = 47 , gem5::RiscvISA::INT_LOCAL_32 = 48 , gem5::RiscvISA::INT_LOCAL_33 = 49 , gem5::RiscvISA::INT_LOCAL_34 = 50 ,
  gem5::RiscvISA::INT_LOCAL_35 = 51 , gem5::RiscvISA::INT_LOCAL_36 = 52 , gem5::RiscvISA::INT_LOCAL_37 = 53 , gem5::RiscvISA::INT_LOCAL_38 = 54 ,
  gem5::RiscvISA::INT_LOCAL_39 = 55 , gem5::RiscvISA::INT_LOCAL_40 = 56 , gem5::RiscvISA::INT_LOCAL_41 = 57 , gem5::RiscvISA::INT_LOCAL_42 = 58 ,
  gem5::RiscvISA::INT_LOCAL_43 = 59 , gem5::RiscvISA::INT_LOCAL_44 = 60 , gem5::RiscvISA::INT_LOCAL_45 = 61 , gem5::RiscvISA::INT_LOCAL_46 = 62 ,
  gem5::RiscvISA::INT_LOCAL_47 = 63 , gem5::RiscvISA::NumInterruptTypes , gem5::RiscvISA::INT_NMI = NumInterruptTypes
}

Variables

const RegVal gem5::RiscvISA::DELEGABLE_EXCPS
const RegVal gem5::RiscvISA::DELEGABLE_EXCPS_WITH_RVH
const RegVal gem5::RiscvISA::VS_DELEGABLE_EXCPS

Generated on Mon Oct 27 2025 04:13:06 for gem5 by doxygen 1.14.0