57 }
else if (it->second != l) {
85 { Log_0, Log_X, Log_0, Log_X },
86 { Log_X, Log_1, Log_1, Log_X },
87 { Log_0, Log_1, Log_Z, Log_X },
88 { Log_X, Log_X, Log_X, Log_X }
virtual ~sc_signal_resolved()
virtual void write(const sc_dt::sc_logic &)
sc_signal_resolved & operator=(const sc_dt::sc_logic &)
virtual void register_port(sc_port_base &, const char *)
std::map<::sc_gem5::Process *, sc_dt::sc_logic > inputs
const char * sc_gen_unique_name(const char *seed)
const std::string & name()