sc_core::sc_port_base Class Reference

#include <sc_port.hh>

Inheritance diagram for sc_core::sc_port_base:

Public Member Functions
	sc_port_base (const char *name, int n, sc_port_policy p)
virtual	~sc_port_base ()
void	warn_port_constructor () const
int	maxSize () const
int	size () const
const char *	kind () const
Public Member Functions inherited from sc_core::sc_object
const char *	name () const
const char *	basename () const
virtual void	print (std::ostream &=std::cout) const
virtual void	dump (std::ostream &=std::cout) const
virtual const std::vector< sc_object * > &	get_child_objects () const
virtual const std::vector< sc_event * > &	get_child_events () const
sc_object *	get_parent_object () const
bool	add_attribute (sc_attr_base &)
sc_attr_base *	get_attribute (const std::string &)
sc_attr_base *	remove_attribute (const std::string &)
void	remove_all_attributes ()
int	num_attributes () const
sc_attr_cltn &	attr_cltn ()
const sc_attr_cltn &	attr_cltn () const
sc_simcontext *	simcontext () const

Protected Member Functions
void	bind (sc_interface &)
void	bind (sc_port_base &)
virtual int	vbind (sc_interface &)=0
virtual int	vbind (sc_port_base &)=0
virtual void	before_end_of_elaboration ()=0
virtual void	end_of_elaboration ()=0
virtual void	start_of_simulation ()=0
virtual void	end_of_simulation ()=0
void	report_error (const char *id, const char *add_msg) const
Protected Member Functions inherited from sc_core::sc_object
	sc_object ()
	sc_object (const char *)
	sc_object (const sc_object &)
sc_object &	operator= (const sc_object &)
virtual	~sc_object ()

Private Member Functions
virtual sc_interface *	_gem5Interface (int n) const =0
virtual void	_gem5AddInterface (sc_interface *i)=0
virtual const char *	_ifTypeName () const =0
virtual sc_port_policy	_portPolicy () const =0

Private Attributes
::sc_gem5::Port *	_gem5Port

Friends
class	::sc_gem5::Module
class	::sc_gem5::Port
class	::sc_gem5::Kernel

Detailed Description

Definition at line 74 of file sc_port.hh.

Constructor & Destructor Documentation

sc_port_base()

sc_core::sc_port_base::sc_port_base	(	const char *	name,
		int	n,
		sc_port_policy	p )

Definition at line 59 of file sc_port.cc.

References _gem5Port, kind(), sc_core::sc_object::name(), sc_gem5::pickParentModule(), sc_core::SC_ID_INSERT_PORT_, sc_core::SC_ID_PORT_OUTSIDE_MODULE_, sc_core::sc_is_running(), sc_core::sc_object::sc_object(), and sc_gem5::scheduler.

Referenced by bind(), sc_core::sc_port_b< IF >::sc_port_b(), sc_core::sc_port_b< IF >::sc_port_b(), sc_core::sc_port_b< IF >::vbind(), and vbind().

~sc_port_base()

sc_core::sc_port_base::~sc_port_base ( )

virtual

Definition at line 79 of file sc_port.cc.

References _gem5Port.

Member Function Documentation

_gem5AddInterface()

virtual void sc_core::sc_port_base::_gem5AddInterface ( sc_interface * i )

privatepure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

_gem5Interface()

virtual sc_interface * sc_core::sc_port_base::_gem5Interface ( int n ) const

privatepure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

Referenced by sc_gem5::Port::addInterfaces().

_ifTypeName()

virtual const char * sc_core::sc_port_base::_ifTypeName ( ) const

privatepure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

_portPolicy()

virtual sc_port_policy sc_core::sc_port_base::_portPolicy ( ) const

privatepure virtual

Implemented in sc_core::sc_port< IF, N, P >, sc_core::sc_port< bw_interface_type, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< bw_interface_type, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< bw_interface_type, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< bw_interface_type, N, POL >, sc_core::sc_port< bw_interface_type, N, POL >, sc_core::sc_port< bw_interface_type, N, POL >, sc_core::sc_port< bw_interface_type, N, POL >, sc_core::sc_port< fw_interface_type, N, POL >, sc_core::sc_port< fw_interface_type, N, POL >, sc_core::sc_port< fw_interface_type, N, POL >, sc_core::sc_port< fw_interface_type, N, POL >, sc_core::sc_port< if_type, 1 >, sc_core::sc_port< if_type, 1 >, sc_core::sc_port< if_type, 1 >, sc_core::sc_port< if_type, 1 >, sc_core::sc_port< if_type, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< if_type, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< if_type, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< if_type, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_fifo_in_if< T >, 0 >, sc_core::sc_port< sc_fifo_in_if< T >, 0 >, sc_core::sc_port< sc_fifo_in_if< T >, 0 >, sc_core::sc_port< sc_fifo_out_if< T >, 0 >, sc_core::sc_port< sc_fifo_out_if< T >, 0 >, sc_core::sc_port< sc_fifo_out_if< T >, 0 >, sc_core::sc_port< sc_signal_in_if< bool >, 1 >, sc_core::sc_port< sc_signal_in_if< bool >, 1 >, sc_core::sc_port< sc_signal_in_if< bool >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_in_if< T >, 1 >, sc_core::sc_port< sc_signal_in_if< T >, 1 >, sc_core::sc_port< sc_signal_in_if< T >, 1 >, sc_core::sc_port< sc_signal_inout_if< bool >, 1 >, sc_core::sc_port< sc_signal_inout_if< bool >, 1 >, sc_core::sc_port< sc_signal_inout_if< bool >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_bigint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_biguint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_int< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_logic >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_lv< W > >, 1 >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< sc_dt::sc_uint< W > >, 1, SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< sc_signal_inout_if< T >, 1 >, sc_core::sc_port< sc_signal_inout_if< T >, 1 >, sc_core::sc_port< sc_signal_inout_if< T >, 1 >, sc_core::sc_port< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port< tlm_fw_transport_if< my_extended_payload_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< my_extended_payload_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< my_extended_payload_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm::tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm::tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm::tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< tlm_base_protocol_types >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< TYPES >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< TYPES >, N, POL >, sc_core::sc_port< tlm_fw_transport_if< TYPES >, N, POL >, sc_core::sc_port< tlm_fw_transport_if<>, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< tlm_fw_transport_if<>, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< tlm_fw_transport_if<>, 1, sc_core::SC_ONE_OR_MORE_BOUND >, sc_core::sc_port< tlm_nonblocking_get_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_get_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_get_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_peek_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_peek_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_peek_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_put_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_put_if< T >, 1 >, sc_core::sc_port< tlm_nonblocking_put_if< T >, 1 >, and sc_port< IF, N, P >.

before_end_of_elaboration()

virtual void sc_core::sc_port_base::before_end_of_elaboration ( )

protectedpure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_port_b< IF >, tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, POL >, tlm_utils::multi_passthrough_initiator_socket< MODULE, 32, tlm::tlm_base_protocol_types, 0, sc_core::SC_ZERO_OR_MORE_BOUND >, tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, sc_core::SC_ZERO_OR_MORE_BOUND >, tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, sc_core::SC_ZERO_OR_MORE_BOUND >, tlm_utils::multi_passthrough_initiator_socket< MultiSocketSimpleSwitchAT >, and tlm_utils::multi_passthrough_initiator_socket< MultiSocketSimpleSwitchAT >.

bind() [1/2]

void sc_core::sc_port_base::bind ( sc_interface & i )

protected

Definition at line 109 of file sc_port.cc.

References _gem5Port.

Referenced by sc_core::sc_in< T >::bind(), sc_core::sc_in< sc_dt::sc_logic >::bind(), sc_core::sc_port_b< IF >::bind(), sc_core::sc_port_b< IF >::bind(), tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, sc_core::SC_ZERO_OR_MORE_BOUND >::bind(), tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, sc_core::SC_ZERO_OR_MORE_BOUND >::bind(), sc_core::sc_port_b< IF >::vbind(), and sc_core::sc_port_b< IF >::vbind().

bind() [2/2]

void sc_core::sc_port_base::bind ( sc_port_base & p )

protected

Definition at line 110 of file sc_port.cc.

References _gem5Port, and sc_port_base().

end_of_elaboration()

virtual void sc_core::sc_port_base::end_of_elaboration ( )

protectedpure virtual

Implemented in sc_core::sc_in< T >, sc_core::sc_in< sc_dt::sc_logic >, sc_core::sc_in< sc_dt::sc_logic >, sc_core::sc_in< sc_dt::sc_logic >, sc_core::sc_in< sc_dt::sc_logic >, sc_core::sc_in< sc_dt::sc_lv< W > >, sc_core::sc_in< sc_dt::sc_lv< W > >, sc_core::sc_in< sc_dt::sc_lv< W > >, sc_core::sc_in_resolved, sc_core::sc_in_rv< W >, sc_core::sc_inout< T >, sc_core::sc_inout< data_type >, sc_core::sc_inout< data_type >, sc_core::sc_inout< data_type >, sc_core::sc_inout< data_type >, sc_core::sc_inout< sc_dt::sc_logic >, sc_core::sc_inout< sc_dt::sc_logic >, sc_core::sc_inout< sc_dt::sc_logic >, sc_core::sc_inout< sc_dt::sc_logic >, sc_core::sc_inout< sc_dt::sc_lv< W > >, sc_core::sc_inout< sc_dt::sc_lv< W > >, sc_core::sc_inout< sc_dt::sc_lv< W > >, sc_core::sc_inout_resolved, sc_core::sc_inout_rv< W >, sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_in< T >, sc_in_resolved, sc_in_rv< W >, sc_inout< T >, sc_inout_resolved, sc_inout_rv< W >, and sc_port_b< IF >.

end_of_simulation()

virtual void sc_core::sc_port_base::end_of_simulation ( )

protectedpure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

kind()

const char * sc_core::sc_port_base::kind ( ) const

inlinevirtual

Reimplemented from sc_core::sc_object.

Reimplemented in gem5::SignalInterruptInitiatorSocket, tlm::tlm_base_initiator_socket< BUSWIDTH, FW_IF, BW_IF, N, POL >, tlm::tlm_base_initiator_socket< 32, tlm_fw_transport_if< tlm_base_protocol_types >, tlm_bw_transport_if< tlm_base_protocol_types >, 1, sc_core::SC_ONE_OR_MORE_BOUND >, tlm::tlm_base_initiator_socket< 64, ClockRateControlFwIf, ClockRateControlBwIf >, tlm::tlm_base_initiator_socket< 64, ClockRateControlFwIf, ClockRateControlBwIf >, tlm::tlm_base_initiator_socket< 64, SignalInterruptFwIf, SignalInterruptBwIf >, tlm::tlm_base_initiator_socket< 64, SignalInterruptFwIf, SignalInterruptBwIf >, tlm::tlm_base_initiator_socket< BUSWIDTH, FW_IF, BW_IF, N, POL >, tlm::tlm_base_initiator_socket< BUSWIDTH, FW_IF, BW_IF, N, POL >, tlm::tlm_base_initiator_socket< BUSWIDTH, tlm_fw_transport_if< my_extended_payload_types >, tlm_bw_transport_if< my_extended_payload_types >, N, POL >, tlm::tlm_base_initiator_socket< BUSWIDTH, tlm_fw_transport_if< tlm::tlm_base_protocol_types >, tlm_bw_transport_if< tlm::tlm_base_protocol_types >, N, POL >, tlm::tlm_base_initiator_socket< BUSWIDTH, tlm_fw_transport_if< TYPES >, tlm_bw_transport_if< TYPES >, N, POL >, tlm::tlm_initiator_socket< BUSWIDTH, TYPES, N, POL >, tlm::tlm_initiator_socket< 32 >, tlm::tlm_initiator_socket< 32 >, tlm::tlm_initiator_socket< 32, tlm::tlm_base_protocol_types, 0, sc_core::SC_ONE_OR_MORE_BOUND >, tlm::tlm_initiator_socket< BUSWIDTH, my_extended_payload_types, 1, sc_core::SC_ONE_OR_MORE_BOUND >, tlm::tlm_initiator_socket< BUSWIDTH, tlm::tlm_base_protocol_types, 1, POL >, tlm::tlm_initiator_socket< BUSWIDTH, tlm::tlm_base_protocol_types, 1, sc_core::SC_ONE_OR_MORE_BOUND >, tlm::tlm_initiator_socket< BUSWIDTH, tlm::tlm_base_protocol_types, N, POL >, tlm::tlm_initiator_socket< BUSWIDTH, TYPES, 1, POL >, tlm::tlm_initiator_socket< BUSWIDTH, TYPES, 1, POL >, tlm::tlm_initiator_socket< BUSWIDTH, TYPES, 1, sc_core::SC_ONE_OR_MORE_BOUND >, tlm::tlm_initiator_socket< BUSWIDTH, TYPES, N, POL >, and tlm::tlm_initiator_socket< BUSWIDTH, TYPES, N, POL >.

Definition at line 85 of file sc_port.hh.

Referenced by report_error(), and sc_port_base().

maxSize()

int sc_core::sc_port_base::maxSize

(

)

const

Definition at line 106 of file sc_port.cc.

References _gem5Port.

report_error()

void sc_core::sc_port_base::report_error ( const char * id, const char * add_msg ) const

protected

Definition at line 97 of file sc_port.cc.

References kind(), sc_core::sc_object::name(), SC_REPORT_ERROR, and ss.

Referenced by sc_core::sc_port_b< IF >::_gem5AddInterface(), sc_core::sc_port_b< IF >::_gem5Interface(), sc_core::sc_port_b< IF >::operator->(), sc_core::sc_port_b< IF >::operator->(), sc_core::sc_port_b< IF >::operator[](), and sc_core::sc_port_b< IF >::operator[]().

size()

int sc_core::sc_port_base::size

(

)

const

Definition at line 107 of file sc_port.cc.

References _gem5Port.

Referenced by sc_core::sc_port_b< IF >::_gem5Interface(), sc_gem5::Port::addInterfaces(), sc_core::sc_inout< data_type >::initialize(), sc_core::sc_inout< sc_dt::sc_logic >::initialize(), sc_core::sc_port_b< IF >::operator[](), and sc_core::sc_port_b< IF >::operator[]().

start_of_simulation()

virtual void sc_core::sc_port_base::start_of_simulation ( )

protectedpure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

vbind() [1/2]

virtual int sc_core::sc_port_base::vbind ( sc_interface & )

protectedpure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

vbind() [2/2]

virtual int sc_core::sc_port_base::vbind ( sc_port_base & )

protectedpure virtual

Implemented in sc_core::sc_port_b< IF >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< bw_interface_type >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_in_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_core::sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_in_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_fifo_out_if< T > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< bool > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_in_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< bool > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_bigint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_biguint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_int< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_logic > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_lv< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< sc_dt::sc_uint< W > > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< sc_signal_inout_if< T > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_master_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_slave_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm::tlm_transport_if< REQ, RSP > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< my_extended_payload_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm::tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< tlm_base_protocol_types > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if< TYPES > >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_fw_transport_if<> >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_get_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_peek_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, sc_core::sc_port_b< tlm_nonblocking_put_if< T > >, and sc_port_b< IF >.

References sc_port_base().

warn_port_constructor()

void sc_core::sc_port_base::warn_port_constructor

(

)

const

Definition at line 85 of file sc_port.cc.

References sc_core::SC_ID_IEEE_1666_DEPRECATION_, and SC_REPORT_INFO.

Referenced by sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port(), sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port(), sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port(), sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port(), sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port(), and sc_core::sc_port< sc_event_queue_if, 1, SC_ONE_OR_MORE_BOUND >::sc_port().

Friends And Related Symbol Documentation

::sc_gem5::Kernel

friend class ::sc_gem5::Kernel

friend

Definition at line 107 of file sc_port.hh.

::sc_gem5::Module

friend class ::sc_gem5::Module

friend

Definition at line 92 of file sc_port.hh.

::sc_gem5::Port

friend class ::sc_gem5::Port

friend

Definition at line 106 of file sc_port.hh.

Member Data Documentation

_gem5Port

::sc_gem5::Port* sc_core::sc_port_base::_gem5Port

private

Definition at line 112 of file sc_port.hh.

Referenced by sc_gem5::Port::addInterfaces(), bind(), bind(), maxSize(), sc_port_base(), size(), and ~sc_port_base().

---

The documentation for this class was generated from the following files:

• systemc/ext/core/sc_port.hh
• systemc/core/sc_port.cc