Here is a list of all class members with links to the classes they belong to:

- o -

• O3Checker() : O3Checker
• O3CPU : BaseO3DynInst< Impl > , DefaultCommit< Impl > , DefaultDecode< Impl > , DefaultFetch< Impl > , DefaultIEW< Impl > , DefaultRename< Impl > , FullO3CPU< Impl > , InstructionQueue< Impl > , LSQ< Impl > , LSQUnit< Impl > , O3CPUImpl , O3ThreadContext< Impl > , O3ThreadState< Impl > , ROB< Impl >
• O3ThreadContext< Impl > : FullO3CPU< Impl >
• O3ThreadState() : O3ThreadState< Impl >
• o_bit_at() : sc_dt::scfx_rep
• o_extend() : sc_dt::scfx_rep
• o_invert() : sc_dt::scfx_rep
• o_mode() : sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxtype_params , sc_dt::scfx_params
• o_set() : sc_dt::scfx_rep
• o_set_high() : sc_dt::scfx_rep
• o_set_low() : sc_dt::scfx_rep
• o_zero_left() : sc_dt::scfx_rep
• o_zero_right() : sc_dt::scfx_rep
• obj : MasterInfo , sc_gem5::Module
• object : CpuEventWrapper< T, F > , EventWrapper< T, F > , MakeCallback< T, F > , ProbeListenerArg< T, Arg > , ProbeManager
• Object() : sc_gem5::Object
• object : Stats::MethodProxy< T, V > , Ticked
• objectCast() : sc_core::sc_vector< T > , sc_core::sc_vector_base
• objectExists() : CxxConfigFileBase , CxxIniFile
• ObjectFile() : Loader::ObjectFile
• ObjectFileFormat() : Loader::ObjectFileFormat
• ObjectMatch() : ObjectMatch
• objectParamsByName : CxxConfigManager
• objectsByName : CxxConfigManager
• objectsInOrder : CxxConfigManager
• objFile : Process
• objName : DistEtherLink::Link , EtherLink::Link , EtherSwitch::Interface::PortFifo , EventQueue
• objNameResolver : CheckpointIn
• objs : sc_core::sc_vector_base
• objSize() : AQLRingBuffer , HSAQueueDescriptor
• observeAccess() : Prefetcher::Base
• observeMiss() : RubyPrefetcher
• observePfHit() : RubyPrefetcher
• observePfMiss() : RubyPrefetcher
• observer() : sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast
• observer_read() : sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast
• occupancies : BaseTags::BaseTagStats
• occupanciesTaskId : BaseTags::BaseTagStats
• occupancy : BaseXBar::Layer< SrcType, DstType > , Minor::SelfStallingPipeline< ElemType, ReportTraits, BubbleTraits > , MultiperspectivePerceptron::ThreadData
• occupiedSpace() : Minor::Queue< ElemType, ReportTraits, BubbleTraits >
• occupy() : TraceCPU::ElasticDataGen::HardwareResource
• occupyLayer() : BaseXBar::Layer< SrcType, DstType >
• oct : cp::Format
• oemID : X86ISA::ACPI::RSDP , X86ISA::ACPI::SysDescTable , X86ISA::IntelMP::ConfigTable
• oemRevision : X86ISA::ACPI::SysDescTable
• oemTableAddr : X86ISA::IntelMP::ConfigTable
• oemTableID : X86ISA::ACPI::SysDescTable
• oemTableSize : X86ISA::IntelMP::ConfigTable
• oeSet : PowerISA::IntOp
• OFA : ArmISA::ArmFault
• off() : Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpHdr , Net::TcpPtr , Net::UdpPtr
• OFF_CONFIG : MmioVirtIO
• OFF_DEVICE_FEATURES : PciVirtIO
• OFF_DEVICE_ID : MmioVirtIO
• OFF_DEVICE_STATUS : PciVirtIO
• OFF_GUEST_FEATURES : MmioVirtIO , PciVirtIO
• OFF_GUEST_FEATURES_SELECT : MmioVirtIO
• OFF_GUEST_PAGE_SIZE : MmioVirtIO
• OFF_HOST_FEATURES : MmioVirtIO
• OFF_HOST_FEATURES_SELECT : MmioVirtIO
• OFF_INTERRUPT_ACK : MmioVirtIO
• OFF_INTERRUPT_STATUS : MmioVirtIO
• OFF_ISR_STATUS : PciVirtIO
• OFF_MAGIC : MmioVirtIO
• OFF_QUEUE_ADDRESS : PciVirtIO
• OFF_QUEUE_ALIGN : MmioVirtIO
• OFF_QUEUE_NOTIFY : MmioVirtIO , PciVirtIO
• OFF_QUEUE_NUM : MmioVirtIO
• OFF_QUEUE_NUM_MAX : MmioVirtIO
• OFF_QUEUE_PFN : MmioVirtIO
• OFF_QUEUE_SELECT : MmioVirtIO , PciVirtIO
• OFF_QUEUE_SIZE : PciVirtIO
• OFF_STATUS : MmioVirtIO
• off_t : ArmFreebsd32 , ArmFreebsd64 , ArmLinux32 , ArmLinux64 , FreeBSD , Linux , RiscvLinux64 , Solaris , X86Linux32 , X86Linux64
• OFF_VENDOR_ID : MmioVirtIO
• OFF_VERSION : MmioVirtIO
• OFF_VIO_DEVICE : PciVirtIO
• offChipMemoryLatency : Prefetcher::AccessMapPatternMatching
• OFFEN : Gcn3ISA::InFmt_MTBUF , Gcn3ISA::InFmt_MUBUF
• offlg : Net::ip6_opt_fragment
• offset : AddrOperandBase , ArchTimer , ArmISA::ArmFault::FaultVals , ArmISA::ArmFault , ArmISA::ArmFaultVals< T > , ArmISA::Decoder , ArmISA::MemoryReg64 , ArmISA::SveContigMemSS , ArmISA::SveIndexedMemSV< RegElemType, MemElemType, MicroopType, FirstFaultWritebackMicroopType > , ArmISA::SveLdStructSS< Element, MicroopLdMemType, MicroopDeIntrlvType > , ArmISA::SveStStructSS< Element, MicroopStMemType, MicroopIntrlvType > , BmpWriter::FileHeader , Brig::BrigOperandAddress
• OFFSET : Gcn3ISA::InFmt_MTBUF , Gcn3ISA::InFmt_MUBUF , Gcn3ISA::InFmt_SMEM_1
• offset : Gicv3Its , HDLcd , Intel8254Timer::Counter , Loader::MemoryImage , Loader::SymbolTable , MC146818::RTCEvent , MC146818::RTCTickEvent , MipsISA::InterruptFault , MipsISA::MipsFault< T > , MipsISA::MipsFaultBase::FaultVals , MipsISA::MipsFaultBase , MipsISA::TlbRefillFault , PixelConverter::Channel , PowerISA::VAddr , Prefetcher::STeMS::ActiveGenerationTableEntry::SequenceEntry , RiscvISA::MemInst
• Offset : Sp805
• offset : SparcISA::BlockMemMicro , Stats::VectorProxy< Stat > , StorageElement , UFSHostDevice::SCSIReply , UFSHostDevice::transferInfo , X86ISA::Decoder
• OFFSET0 : Gcn3ISA::InFmt_DS
• OFFSET1 : Gcn3ISA::InFmt_DS
• offset64() : ArmISA::ArmFault , ArmISA::ArmFaultVals< T >
• offsetBits() : ArmISA::TableWalker::DescriptorBase , ArmISA::TableWalker::L1Descriptor , ArmISA::TableWalker::L2Descriptor , ArmISA::TableWalker::LongDescriptor , BloomFilter::Base , StoreSet
• offsetFormat : ArmISA::SveAdrOp
• offsetIs32 : ArmISA::SveIndexedMemSV< RegElemType, MemElemType, MicroopType, FirstFaultWritebackMicroopType >
• offsetIsScaled : ArmISA::SveIndexedMemSV< RegElemType, MemElemType, MicroopType, FirstFaultWritebackMicroopType >
• offsetIsSigned : ArmISA::SveIndexedMemSV< RegElemType, MemElemType, MicroopType, FirstFaultWritebackMicroopType >
• OffsetListEntry : Prefetcher::BOP
• offsetMask : EmulationPageTable
• OffsetMask : MipsISA::PTE , PowerISA::PTE
• offsets : HsaQueueEntry , WalkCache
• offsetsList : Prefetcher::BOP
• offsetsListIterator : Prefetcher::BOP
• ofMethod() : sc_gem5::Sensitivity
• OFSchedulingPolicy() : OFSchedulingPolicy
• ok_to_get() : tlm::tlm_fifo< T > , tlm::tlm_nonblocking_get_if< T > , tlm::tlm_nonblocking_get_port< T > , tlm::tlm_put_get_imp< PUT_DATA, GET_DATA >
• ok_to_peek() : tlm::tlm_fifo< T > , tlm::tlm_nonblocking_peek_if< T > , tlm::tlm_nonblocking_peek_port< T > , tlm::tlm_put_get_imp< PUT_DATA, GET_DATA >
• ok_to_put() : tlm::tlm_fifo< T > , tlm::tlm_nonblocking_put_if< T > , tlm::tlm_nonblocking_put_port< T > , tlm::tlm_put_get_imp< PUT_DATA, GET_DATA >
• okToIssueStarving() : PersistentTable
• old_eq : EventQueue::ScopedMigration
• oldBarrierCnt : Wavefront
• oldDgpr : Wavefront
• oldDgprId : Wavefront
• oldDgprTcnt : Wavefront
• oldestInFlightRobNum : TraceCPU::ElasticDataGen::HardwareResource
• oldestInst : InstructionQueue< Impl >::ListOrderEntry
• oldestReady() : DefaultCommit< Impl >
• oldR11Val : Trace::X86NativeTrace
• oldRcxVal : Trace::X86NativeTrace
• oldRealR11Val : Trace::X86NativeTrace
• oldRealRcxVal : Trace::X86NativeTrace
• oldStamp : sc_gem5::TraceVal<::sc_core::sc_event, Base >
• oldState : Trace::ArmNativeTrace::ThreadState
• oldVal : sc_gem5::TraceVal< T, Base > , sc_gem5::TraceVal<::sc_core::sc_signal_in_if< T >, Base > , sc_gem5::TraceValFxnumBase< T, Base >
• oldVgpr : Wavefront
• oldVgprId : Wavefront
• oldVgprTcnt : Wavefront
• OMOD : Gcn3ISA::InFmt_VOP3_1
• once : GenericISA::M5DebugOnceFault< Flavor >
• onChange() : FastModel::SignalReceiver
• OnChangeFunc : FastModel::SignalReceiver
• OnCompletion() : X86ISA::IntMasterPort< Device >::OnCompletion
• OnCompletionFunc : X86ISA::IntMasterPort< Device >
• onCpuTimerInterrupt() : MipsISA::Interrupts
• onData : Prefetcher::Base
• OneByteOpcodeState : X86ISA::Decoder
• oneCycle() : sc_gem5::Scheduler
• onEndOfBlock() : DmaReadFifo , HDLcd::DmaEngine
• OneShot : Intel8254Timer
• oneTraceComplete : TraceCPU
• onFrameDone() : BasePixelPump , HDLcd::PixelPump
• ongoingTranslation : Prefetcher::Queued::DeferredPacket
• onHSyncBegin() : BasePixelPump
• onHSyncEnd() : BasePixelPump
• onIdle() : DmaReadFifo , HDLcd::DmaEngine
• onInst : Prefetcher::Base
• onInterrupt() : NoMaliGpu
• onMiss : Prefetcher::Base
• onNotify() : VirtIOConsole::TermRecvQueue , VirtIODeviceBase , VirtQueue
• onNotifyDescriptor() : VirtIO9PBase::FSQueue , VirtIOBlock::RequestQueue , VirtIOConsole::TermTransQueue , VirtQueue
• onRead : Prefetcher::Base
• onReset() : CustomNoMaliGpu , NoMaliGpu
• onRetryList() : RubyPort
• onUnderrun() : BasePixelPump , HDLcd::PixelPump
• onVSyncBegin() : BasePixelPump , HDLcd::PixelPump
• onVSyncEnd() : BasePixelPump , HDLcd::PixelPump
• onWrite : Prefetcher::Base
• op : AtomicGeneric2Op< T > , AtomicGeneric3Op< T > , AtomicGenericPair3Op< T >
• OP : Gcn3ISA::InFmt_DS , Gcn3ISA::InFmt_FLAT , Gcn3ISA::InFmt_MIMG , Gcn3ISA::InFmt_MTBUF , Gcn3ISA::InFmt_MUBUF , Gcn3ISA::InFmt_SMEM , Gcn3ISA::InFmt_SOP1 , Gcn3ISA::InFmt_SOP2 , Gcn3ISA::InFmt_SOPC , Gcn3ISA::InFmt_SOPK , Gcn3ISA::InFmt_SOPP , Gcn3ISA::InFmt_VINTRP , Gcn3ISA::InFmt_VOP1 , Gcn3ISA::InFmt_VOP2 , Gcn3ISA::InFmt_VOP3 , Gcn3ISA::InFmt_VOP3_SDST_ENC , Gcn3ISA::InFmt_VOPC
• op : MathExpr::Node , MathExpr::OpSearch , RiscvISA::AtomicGenericOp< T > , TimingExprBin , TimingExprUn , X86ISA::ExtMachInst
• op1 : ArmISA::BranchEretA64 , ArmISA::BranchImmImmReg64 , ArmISA::BranchImmReg64 , ArmISA::BranchImmReg , ArmISA::BranchReg64 , ArmISA::BranchReg , ArmISA::BranchRegReg64 , ArmISA::BranchRegReg , ArmISA::DataImmOp , ArmISA::DataRegOp , ArmISA::DataRegRegOp , ArmISA::DataX1Reg2ImmOp , ArmISA::DataX1RegImmOp , ArmISA::DataX1RegOp , ArmISA::DataX2RegImmOp , ArmISA::DataX2RegOp , ArmISA::DataX3RegOp , ArmISA::DataXCondCompImmOp , ArmISA::DataXCondCompRegOp , ArmISA::DataXCondSelOp , ArmISA::DataXERegOp , ArmISA::DataXImmOp , ArmISA::DataXSRegOp , ArmISA::FpCondCompRegOp , ArmISA::FpCondSelOp , ArmISA::FpRegRegImmOp , ArmISA::FpRegRegOp , ArmISA::FpRegRegRegCondOp , ArmISA::FpRegRegRegImmOp , ArmISA::FpRegRegRegOp , ArmISA::FpRegRegRegRegOp , ArmISA::MicroNeonMixLaneOp64 , ArmISA::MicroNeonMixOp64 , ArmISA::MicroNeonMixOp , ArmISA::SveAdrOp , ArmISA::SveBinConstrPredOp , ArmISA::SveBinIdxUnpredOp , ArmISA::SveBinImmIdxUnpredOp , ArmISA::SveBinImmUnpredConstrOp , ArmISA::SveBinImmUnpredDestrOp , ArmISA::SveBinUnpredOp , ArmISA::SveCmpImmOp , ArmISA::SveCmpOp , ArmISA::SveComplexIdxOp , ArmISA::SveComplexOp , ArmISA::SveCompTermOp , ArmISA::SveDotProdIdxOp , ArmISA::SveDotProdOp , ArmISA::SveIndexRIOp , ArmISA::SveIndexRROp , ArmISA::SveIntCmpImmOp , ArmISA::SveIntCmpOp , ArmISA::SveOrdReducOp , ArmISA::SvePartBrkOp , ArmISA::SvePartBrkPropOp , ArmISA::SvePredBinPermOp , ArmISA::SvePredCountPredOp , ArmISA::SvePredLogicalOp , ArmISA::SvePredTestOp , ArmISA::SvePredUnaryWImplicitDstOp , ArmISA::SveReducOp , ArmISA::SveSelectOp , ArmISA::SveTblOp , ArmISA::SveTerPredOp , ArmISA::SveUnaryPredOp , ArmISA::SveUnaryPredPredOp , ArmISA::SveUnarySca2VecUnpredOp , ArmISA::SveUnaryUnpredOp , ArmISA::SveUnpackOp , ArmISA::SveWhileOp , McrrOp , MiscRegRegImmOp64 , MiscRegRegImmOp , MrrcOp , MsrRegOp , RegImmRegOp , RegImmRegShiftOp , RegMiscRegImmOp64 , RegMiscRegImmOp , RegRegImmImmOp64 , RegRegImmImmOp , RegRegImmOp , RegRegOp , RegRegRegImmOp64 , RegRegRegImmOp , RegRegRegOp , RegRegRegRegOp
• op2 : ArmISA::BranchRegReg64 , ArmISA::BranchRegReg , ArmISA::DataRegOp , ArmISA::DataRegRegOp , ArmISA::DataX2RegImmOp , ArmISA::DataX2RegOp , ArmISA::DataX3RegOp , ArmISA::DataXCondCompRegOp , ArmISA::DataXCondSelOp , ArmISA::DataXERegOp , ArmISA::DataXSRegOp , ArmISA::FpCondCompRegOp , ArmISA::FpCondSelOp , ArmISA::FpRegRegRegCondOp , ArmISA::FpRegRegRegImmOp , ArmISA::FpRegRegRegOp , ArmISA::FpRegRegRegRegOp , ArmISA::SveAdrOp , ArmISA::SveBinConstrPredOp , ArmISA::SveBinDestrPredOp , ArmISA::SveBinIdxUnpredOp , ArmISA::SveBinUnpredOp , ArmISA::SveCmpOp , ArmISA::SveComplexIdxOp , ArmISA::SveComplexOp , ArmISA::SveCompTermOp , ArmISA::SveDotProdIdxOp , ArmISA::SveDotProdOp , ArmISA::SveIndexIROp , ArmISA::SveIndexRROp , ArmISA::SveIntCmpOp , ArmISA::SvePartBrkPropOp , ArmISA::SvePredBinPermOp , ArmISA::SvePredLogicalOp , ArmISA::SveTblOp , ArmISA::SveTerImmUnpredOp , ArmISA::SveTerPredOp , ArmISA::SveWhileOp , McrrOp , RegRegRegImmOp64 , RegRegRegImmOp , RegRegRegOp , RegRegRegRegOp
• op2IsWide : ArmISA::SveIntCmpOp
• op3 : ArmISA::DataX3RegOp , ArmISA::FpRegRegRegRegOp , RegRegRegRegOp
• opClass() : BaseDynInst< Impl > , MinorOpClass , OpDesc , StaticInst
• opClasses : MinorFU , MinorFUTiming , MinorOpClassSet
• opcode : Brig::BrigInstBase , GPUStaticInst , HsailISA::AtomicInstBase< OperandType, AddrOperandType, NumSrcOperands, HasDst > , Trace::TarmacBaseRecord::InstEntry , X86ISA::ExtMachInst
• opcode_suffix() : HsailISA::ArithInst< DataType, NumSrcOperands > , HsailISA::CmpInst< DestDataType, SrcDataType > , HsailISA::CommonInstBase< DestOperandType, SrcOperandType, NumSrcOperands > , HsailISA::CvtInst< DestDataType, SrcDataType > , HsailISA::PopcountInst< DestDataType, SrcDataType >
• OpDesc() : OpDesc
• opDescList : FUDesc
• open() : ArmSemihosting::File , ArmSemihosting::FileBase , ClDriver , CowDiskImage , EmulatedDriver , HSADriver , OutputDirectory , RawDiskImage , Stats::Text
• openFile() : FDArray
• openFlagTable : ArmFreebsd32 , ArmFreebsd64 , ArmLinux32 , ArmLinux64 , MipsLinux , PowerLinux , RiscvLinux32 , RiscvLinux64 , SparcLinux , SparcSolaris , X86Linux32 , X86Linux64
• openImpl() : ArmSemihosting::File
• openInputFile() : FDArray
• openOutputFile() : FDArray
• openRow : DRAMCtrl::Bank
• openSpecialFile() : Linux , OperatingSystem
• Operand() : Gcn3ISA::Operand
• operands : Brig::BrigDirectiveControl , Brig::BrigDirectivePragma , Brig::BrigInstBase
• operandsReady() : VectorRegisterFile
• OperandsSectionIndex : BrigObject
• OperandType : HsailISA::HsailDataType< _OperandType, _CType, _memType, _vgprType, IsBits >
• operate() : Loader::SymbolTable
• operateMessageBuffer() : PerfectSwitch
• operateVnet() : PerfectSwitch , Throttle
• Operation : ArmSemihosting
• Operator : MathExpr
• operator &() : ChannelAddr
• operator Addr() : PowerISA::VAddr
• operator bit_type() : sc_dt::sc_bitref_r< T >
• operator bool() : Debug::SimpleFlag , m5::Coroutine< Arg, Ret > , Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpPtr , Net::UdpPtr , RefCountingPtr< T > , sc_dt::sc_bit , sc_dt::sc_fxnum_bitref , sc_dt::sc_fxnum_fast_bitref , tlm::tlm_bool< D >
• operator const bool &() : sc_core::sc_in< bool > , sc_core::sc_inout< bool >
• operator const char *() : sc_core::sc_module_name , sc_dt::scfx_string
• operator const EthHdr *() : Net::EthPtr
• operator const IF &() : sc_core::sc_export< IF >
• operator const sc_dt::sc_bigint< W > &() : sc_core::sc_in< sc_dt::sc_bigint< W > > , sc_core::sc_inout< sc_dt::sc_bigint< W > >
• operator const sc_dt::sc_biguint< W > &() : sc_core::sc_in< sc_dt::sc_biguint< W > > , sc_core::sc_inout< sc_dt::sc_biguint< W > >
• operator const sc_dt::sc_logic &() : sc_core::sc_in< sc_dt::sc_logic > , sc_core::sc_inout< sc_dt::sc_logic >
• operator const sc_event_and_list &() : sc_core::sc_event_and_expr
• operator const sc_event_or_list &() : sc_core::sc_event_or_expr
• operator const sc_unsigned &() : sc_dt::sc_concatref
• operator const T &() : sc_core::sc_in< T > , sc_core::sc_inout< T > , sc_gem5::ScSignalBaseT< T, WRITER_POLICY > , tlm::tlm_analysis_triple< T >
• operator const Type() : Flags< T >
• operator const typename Base::__StorageType() : BitfieldBackend::BitUnionOperators< Base >
• operator Container &() : VecRegT< VecElem, NumElems, Const >
• operator delete() : sc_core::sc_mpobject , sc_dt::sc_logic , sc_dt::scfx_rep
• operator delete []() : sc_core::sc_mpobject , sc_dt::sc_logic
• operator double() : sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::scfx_ieee_double , Time
• operator EthHdr *() : Net::EthPtr
• operator float() : Float16 , sc_dt::scfx_ieee_float
• operator IF &() : sc_core::sc_export< IF >
• operator int_type() : sc_dt::sc_int_base
• operator new() : sc_core::sc_mpobject , sc_dt::sc_context< T > , sc_dt::sc_logic , sc_dt::scfx_mant_ref , sc_dt::scfx_rep
• operator new []() : sc_core::sc_mpobject , sc_dt::sc_logic
• operator NodePtr &() : Stats::Temp
• operator RefCountingPtr< typename std::enable_if<!B, ConstT >::type >() : RefCountingPtr< T >
• operator sc_bv_base() : sc_dt::sc_fxnum_fast_subref , sc_dt::sc_fxnum_subref
• operator sc_dt::int64() : sc_core::sc_in< sc_dt::sc_int< W > > , sc_core::sc_inout< sc_dt::sc_int< W > >
• operator sc_dt::uint64() : sc_core::sc_in< sc_dt::sc_uint< W > > , sc_core::sc_inout< sc_dt::sc_uint< W > >
• operator sc_time() : sc_core::sc_time_tuple
• operator sc_unsigned() : sc_dt::sc_signed_subref_r , sc_dt::sc_unsigned_subref_r
• operator scfx_mant &() : sc_dt::scfx_mant_ref
• operator T() : LaneData< LS > , sc_core::sc_fifo< T > , tlm::tlm_analysis_triple< T >
• operator T*() : TypedBufferArg< T > , VPtr< T >
• operator timespec() : Time
• operator timeval() : Time
• operator Type() : BitfieldROType< Base > , BitfieldType< Base > , BitfieldTypeImpl< Base > , ChannelAddr
• operator uint64() : sc_dt::sc_concatref , sc_dt::sc_int_bitref_r , sc_dt::sc_signed_bitref_r , sc_dt::sc_uint_bitref_r , sc_dt::sc_unsigned_bitref_r
• operator uint64_t() : Cycles , Net::EthAddr
• operator uint8_t() : SatCounter
• operator uint_type() : sc_dt::sc_int_subref_r , sc_dt::sc_uint_base , sc_dt::sc_uint_subref_r
• operator unsigned int() : tlm::tlm_phase
• operator VecElem() : VecLaneT< VecElem, Const >
• operator VecLaneT< typename std::enable_if< Cond, VecElem >::type, true >() : VecLaneT< VecElem, Const >
• operator!() : Debug::SimpleFlag , Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpPtr , Net::UdpPtr , RefCountingPtr< T > , sc_dt::sc_bit , sc_dt::sc_bitref_conv_r< T, sc_proxy_traits< sc_bv_base > > , sc_dt::sc_int_bitref_r , sc_dt::sc_signed_bitref_r , sc_dt::sc_uint_bitref_r , sc_dt::sc_unsigned_bitref_r , VPtr< T >
• operator!=() : AddrRange , ChannelAddr , CircularQueue< T >::iterator , GenericISA::DelaySlotPCState< MachInst > , GenericISA::DelaySlotUPCState< MachInst > , GenericISA::PCStateBase , GenericISA::UPCState< MachInst > , InstResult , MemCmd , PhysRegId , RegId , sc_core::sc_process_handle , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_bit , sc_dt::sc_fxcast_switch , sc_dt::sc_fxtype_params , sc_dt::sc_int_base , sc_dt::sc_length_param , sc_dt::sc_logic , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned , VecPredRegContainer< NumBits, Packed > , VecPredRegT< VecElem, NumElems, Packed, Const > , VecRegContainer< SIZE > , VecRegT< VecElem, NumElems, Const >
• operator% : sc_dt::sc_signed , sc_dt::sc_unsigned
• operator%=() : sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator&() : sc_core::sc_event , sc_core::sc_event_and_list , sc_dt::sc_bit , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_unsigned
• operator&=() : sc_core::sc_event_and_list , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_dt::sc_bit , sc_dt::sc_bitref< X > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_int_bitref , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_signed_bitref , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_uint_bitref , sc_dt::sc_unsigned , sc_dt::sc_unsigned_bitref
• operator()() : ArmISA::DTLBIALL , ArmISA::DTLBIASID , ArmISA::DTLBIMVA , ArmISA::ITLBIALL , ArmISA::ITLBIASID , ArmISA::ITLBIMVA , ArmISA::TLBIALL , ArmISA::TLBIALLN , ArmISA::TLBIASID , ArmISA::TLBIIPA , ArmISA::TLBIMVA , ArmISA::TLBIMVAA , ArmISA::TLBIOp , AtomicOpFunctor , CopyEngineReg::Reg< T > , EtherSwitch::Interface::PortFifo::EntryOrder , FALRU::PairHash , iGbReg::Regs::Reg< T > , InstructionQueue< Impl >::pqCompare , ltseqnum , m5::Coroutine< Arg, Ret >::CallerType , m5::Coroutine< Arg, Ret > , m5::stl_helpers::ContainerPrint< T > , PCEventQueue::MapCompare , sc_core::sc_export< IF > , sc_core::sc_in< T > , sc_core::sc_in< bool > , sc_core::sc_in< sc_dt::sc_bigint< W > > , sc_core::sc_in< sc_dt::sc_biguint< W > > , sc_core::sc_in< sc_dt::sc_int< W > > , sc_core::sc_in< sc_dt::sc_logic > , sc_core::sc_in< sc_dt::sc_uint< W > > , sc_core::sc_inout< sc_dt::sc_bigint< W > > , sc_core::sc_inout< sc_dt::sc_biguint< W > > , sc_core::sc_inout< sc_dt::sc_int< W > > , sc_core::sc_inout< sc_dt::sc_uint< W > > , sc_core::sc_module , sc_core::sc_port_b< IF > , sc_core::sc_sensitive , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_vector< T > , sc_core::sc_vector_assembly< T, MT > , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_int_base , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned , sc_dt::scfx_pow10 , SNHash , SparcISA::PageTableEntry , Stats::DistPrint , Stats::ScalarPrint , Stats::SparseHistPrint , Stats::VectorPrint , std::hash< BasicBlockRange > , std::hash< BitUnionType< T > > , std::hash< ChannelAddr > , std::hash< FutexKey > , std::hash< MachineID > , std::hash< PowerISA::ExtMachInst > , std::hash< RegId > , std::hash< X86ISA::ExtMachInst > , StringWrap , TestClass , tlm::tlm_analysis_port< T > , tlm::tlm_base_initiator_socket< BUSWIDTH, FW_IF, BW_IF, N, POL > , tlm::tlm_base_target_socket< BUSWIDTH, FW_IF, BW_IF, N, POL > , tlm_utils::instance_specific_extension_accessor , tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, POL > , tlm_utils::multi_passthrough_target_socket< MODULE, BUSWIDTH, TYPES, N, POL > , TypedAtomicOpFunctor< T >
• operator*() : ChannelAddr , CircularQueue< T >::iterator , Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpPtr , Net::UdpPtr , RefCountingPtr< T > , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_signed , sc_dt::sc_unsigned , TimeBuffer< T >::wire , TypedBufferArg< T > , VPtr< T >
• operator*=() : LinearEquation , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_time , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator+() : ChannelAddr , CircularQueue< T >::iterator , Cycles , LinearEquation , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_concatref , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_signed , sc_dt::sc_unsigned , VPtr< T >
• operator++() : CircularQueue< T >::iterator , Cycles , SatCounter , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_fixed< W, I, Q, O, N > , sc_dt::sc_fixed_fast< W, I, Q, O, N > , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_ufixed< W, I, Q, O, N > , sc_dt::sc_ufixed_fast< W, I, Q, O, N > , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned , Stats::ScalarBase< Derived, Stor > , Stats::ScalarProxy< Stat > , TimeBuffer< T >::wire
• operator+=() : CircularQueue< T >::iterator , Cycles , SatCounter , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned , sc_dt::scfx_string , Stats::Formula , Stats::ScalarBase< Derived, Stor > , Stats::ScalarProxy< Stat > , Time , TimeBuffer< T >::wire , VPtr< T >
• operator,() : sc_core::sc_module
• operator-() : ChannelAddr , CircularQueue< T >::iterator , Cycles , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_concatref , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_signed , sc_dt::sc_unsigned
• operator--() : CircularQueue< T >::iterator , Cycles , SatCounter , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_fixed< W, I, Q, O, N > , sc_dt::sc_fixed_fast< W, I, Q, O, N > , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_ufixed< W, I, Q, O, N > , sc_dt::sc_ufixed_fast< W, I, Q, O, N > , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned , Stats::ScalarBase< Derived, Stor > , Stats::ScalarProxy< Stat > , TimeBuffer< T >::wire
• operator-=() : CircularQueue< T >::iterator , SatCounter , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned , Stats::ScalarBase< Derived, Stor > , Stats::ScalarProxy< Stat > , Time , TimeBuffer< T >::wire
• operator->() : CircularQueue< T >::iterator , Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpPtr , Net::UdpPtr , RefCountingPtr< T > , sc_core::sc_export< IF > , sc_core::sc_port_b< IF > , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_generic_base< T > , TimeBuffer< T >::wire , tlm::tlm_base_target_socket< BUSWIDTH, FW_IF, BW_IF, N, POL > , tlm_utils::simple_target_socket_b< MODULE, BUSWIDTH, TYPES, POL > , tlm_utils::simple_target_socket_tagged_b< MODULE, BUSWIDTH, TYPES, POL > , TypedBufferArg< T > , VPtr< T >
• operator/() : ChannelAddr , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_signed , sc_dt::sc_unsigned
• operator/=() : sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_time , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned , Stats::Formula
• operator::sc_gem5::Process *() : sc_core::sc_process_handle
• operator<() : AddrRange , BitfieldBackend::BitUnionOperators< Base > , ChannelAddr , CircularQueue< T >::iterator , MemChecker::Transaction , PciBusAddr , PhysRegId , Prefetcher::Queued::DeferredPacket , RegId , sc_core::sc_process_handle , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned , SparcISA::TlbRange
• operator<<() : ChannelAddr , Cycles , Minor::Execute , Minor::Fetch1 , Minor::LSQ , RegId , rgb_t , sc_core::sc_module , sc_core::sc_sensitive , sc_dt::sc_fxnum , sc_dt::sc_fxval , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_unsigned , VecPredRegContainer< NumBits, Packed > , VecPredRegT< VecElem, NumElems, Packed, Const > , VecRegContainer< SIZE > , VecRegT< VecElem, NumElems, Const >
• operator<<=() : SatCounter , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator<=() : ChannelAddr , CircularQueue< T >::iterator , Prefetcher::Queued::DeferredPacket , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator=() : AbstractMemory , AddressProfiler , BitfieldBackend::BitUnionOperators< Base > , BitfieldROType< Base > , BitfieldType< Base > , BitfieldTypeImpl< Base > , BitfieldWOType< Base > , Block , BmpWriter::BmpPixel32 , CacheBlk , CacheMemory , CacheRecorder , ChannelAddr , CheckTable , CircularQueue< T >::iterator , Clocked , Coeff8 , Coeff8x8 , Compressed , CompressionBlk , CopyEngineReg::Reg< T > , DataBlock , DirectoryMemory , Flags< T > , GarnetNetwork , Gcn3ISA::ScalarOperand< DataType, Const, NumDwords > , GPUCoalescer , iGbReg::Regs::Reg< T > , InstResult , Kvm , KvmKernelGicV2 , KvmVM , LaneData< LS > , LdsState , Loader::ObjectFileFormat , m5::Coroutine< Arg, Ret > , Matrix64x12 , MemState , Minor::ForwardInstData , Net::EthAddr , Net::EthPtr , Net::Ip6Ptr , Net::IpPtr , Net::TcpPtr , Net::UdpPtr , NetDest , Network , PciHost::DeviceInterface , PerfectCacheMemory< ENTRY > , PerfectSwitch , PerfKvmCounter , PersistentTable , PhysicalMemory , PngWriter::PngPixel24 , PngWriter::PngStructHandle , PowerISA::VAddr , Process::Loader , Profiler , ProtoStream , RefCounted , RefCountingPtr< T > , RubyDirectedTester , RubySystem , RubyTester , SatCounter , sc_core::sc_attr_base , sc_core::sc_attr_cltn , sc_core::sc_attribute< T > , sc_core::sc_buffer< T, WRITER_POLICY > , sc_core::sc_clock , sc_core::sc_event , sc_core::sc_event_and_list , sc_core::sc_event_or_list , sc_core::sc_export< IF > , sc_core::sc_fifo< T > , sc_core::sc_fifo_in< T > , sc_core::sc_fifo_in_if< T > , sc_core::sc_fifo_out< T > , sc_core::sc_fifo_out_if< T > , sc_core::sc_in< T > , sc_core::sc_in< bool > , sc_core::sc_in< sc_dt::sc_bigint< W > > , sc_core::sc_in< sc_dt::sc_biguint< W > > , sc_core::sc_in< sc_dt::sc_int< W > > , sc_core::sc_in< sc_dt::sc_logic > , sc_core::sc_in< sc_dt::sc_uint< W > > , sc_core::sc_in_resolved , sc_core::sc_in_rv< W > , sc_core::sc_inout< T > , sc_core::sc_inout< bool > , sc_core::sc_inout< sc_dt::sc_bigint< W > > , sc_core::sc_inout< sc_dt::sc_biguint< W > > , sc_core::sc_inout< sc_dt::sc_int< W > > , sc_core::sc_inout< sc_dt::sc_logic > , sc_core::sc_inout< sc_dt::sc_uint< W > > , sc_core::sc_inout_resolved , sc_core::sc_inout_rv< W > , sc_core::sc_int_part_if , sc_core::sc_int_sigref , sc_core::sc_interface , sc_core::sc_module , sc_core::sc_module_name , sc_core::sc_mutex , sc_core::sc_mutex_if , sc_core::sc_object , sc_core::sc_out< T > , sc_core::sc_out< sc_dt::sc_bigint< W > > , sc_core::sc_out< sc_dt::sc_biguint< W > > , sc_core::sc_out< sc_dt::sc_int< W > > , sc_core::sc_out< sc_dt::sc_uint< W > > , sc_core::sc_out_resolved , sc_core::sc_out_rv< W > , sc_core::sc_port< IF, N, P > , sc_core::sc_port_b< IF > , sc_core::sc_prim_channel , sc_core::sc_process_handle , sc_core::sc_report , sc_core::sc_semaphore , sc_core::sc_semaphore_if , sc_core::sc_signal< T, WRITER_POLICY > , sc_core::sc_signal< bool, WRITER_POLICY > , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_logic, WRITER_POLICY > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_signal_in_if< T > , sc_core::sc_signal_in_if< bool > , sc_core::sc_signal_in_if< sc_dt::sc_bigint< W > > , sc_core::sc_signal_in_if< sc_dt::sc_biguint< W > > , sc_core::sc_signal_in_if< sc_dt::sc_int< W > > , sc_core::sc_signal_in_if< sc_dt::sc_logic > , sc_core::sc_signal_in_if< sc_dt::sc_uint< W > > , sc_core::sc_signal_inout_if< T > , sc_core::sc_signal_resolved , sc_core::sc_signal_rv< W > , sc_core::sc_signal_write_if< T > , sc_core::sc_signed_part_if , sc_core::sc_signed_sigref , sc_core::sc_spawn_options , sc_core::sc_time , sc_core::sc_uint_part_if , sc_core::sc_uint_sigref , sc_core::sc_unsigned_part_if , sc_core::sc_unsigned_sigref , sc_core::sc_vector< T > , sc_dt::sc_bigint< W > , sc_dt::sc_biguint< W > , sc_dt::sc_bit , sc_dt::sc_bitref< X > , sc_dt::sc_bitref_r< T > , sc_dt::sc_bv< W > , sc_dt::sc_bv_base , sc_dt::sc_concatref , sc_dt::sc_concref< X, Y > , sc_dt::sc_concref_r< X, Y > , sc_dt::sc_context< T > , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_fixed< W, I, Q, O, N > , sc_dt::sc_fixed_fast< W, I, Q, O, N > , sc_dt::sc_fxcast_switch , sc_dt::sc_fxtype_params , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_int_bitref , sc_dt::sc_int_bitref_r , sc_dt::sc_int_subref , sc_dt::sc_int_subref_r , sc_dt::sc_length_param , sc_dt::sc_logic , sc_dt::sc_lv< W > , sc_dt::sc_lv_base , sc_dt::sc_signed , sc_dt::sc_signed_bitref , sc_dt::sc_signed_bitref_r , sc_dt::sc_signed_subref , sc_dt::sc_signed_subref_r , sc_dt::sc_subref< X > , sc_dt::sc_subref_r< X > , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_ufixed< W, I, Q, O, N > , sc_dt::sc_ufixed_fast< W, I, Q, O, N > , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_uint_bitref , sc_dt::sc_uint_bitref_r , sc_dt::sc_uint_subref , sc_dt::sc_uint_subref_r , sc_dt::sc_unsigned , sc_dt::sc_unsigned_bitref , sc_dt::sc_unsigned_bitref_r , sc_dt::sc_unsigned_subref , sc_dt::sc_unsigned_subref_r , sc_dt::scfx_ieee_double , sc_dt::scfx_ieee_float , sc_dt::scfx_mant , sc_dt::scfx_mant_ref , sc_dt::scfx_rep , sc_gem5::Object , SectorBlk , SectorSubBlk , Sequencer , Serializable::ScopedCheckpointSection , Set , SimpleNetwork , SparcISA::PageTableEntry , SparcISA::TteTag , Stats::DataWrap< Derived, InfoProxyType > , Stats::DistProxy< Stat > , Stats::Formula , Stats::Group , Stats::ScalarBase< Derived, Stor > , Stats::ScalarProxy< Stat > , Stats::VectorProxy< Stat > , SuperBlk , Switch , TBETable< ENTRY > , TempCacheBlk , Throttle , Time , TimeBuffer< T >::wire , TimerTable , tlm::circular_buffer< T > , tlm::tlm_event_finder_t< IF, T > , tlm::tlm_fifo< T > , tlm::tlm_generic_payload , tlm::tlm_phase , VecLaneT< VecElem, Const > , VecPredRegContainer< NumBits, Packed > , VecPredRegT< VecElem, NumElems, Packed, Const > , VecRegContainer< SIZE > , VecRegT< VecElem, NumElems, Const > , VirtDescriptor , VPtr< T > , WireBuffer , X86ISA::I386Process::VSyscallPage , X86ISA::X86_64Process::VSyscallPage , X86ISA::X86Process
• operator==() : a_new_struct , AddrRange , b_new_struct , BitfieldBackend::BitUnionOperators< Base > , Block , BPredUnit::PredictorHistory , ChannelAddr , CircularQueue< T >::iterator , Coeff8 , Coeff8x8 , Compressed , CopyEngineReg::Reg< T > , FutexKey , GenericISA::DelaySlotPCState< MachInst > , GenericISA::DelaySlotUPCState< MachInst > , GenericISA::PCStateBase , GenericISA::UPCState< MachInst > , iGbReg::Regs::Reg< T > , InstResult , Matrix64x12 , MemCmd , Minor::InstId , PhysRegId , RegId , rgb_t , sc_core::sc_process_handle , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_bit , sc_dt::sc_fxcast_switch , sc_dt::sc_fxtype_params , sc_dt::sc_int_base , sc_dt::sc_length_param , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned , SparcISA::TlbRange , VecPredRegContainer< NumBits, Packed > , VecPredRegT< VecElem, NumElems, Packed, Const > , VecRegContainer< SIZE > , VecRegT< VecElem, NumElems, Const >
• operator>() : ChannelAddr , CircularQueue< T >::iterator , Cycles , Prefetcher::Queued::DeferredPacket , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator>=() : ChannelAddr , CircularQueue< T >::iterator , sc_core::sc_time , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_int_base , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator>>() : ChannelAddr , Cycles , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_fxval , sc_dt::sc_fxval_fast , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_unsigned
• operator>>=() : SatCounter , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_unsigned
• operator[]() : CircularQueue< T >::iterator , FDArray , Gcn3ISA::VecOperand< DataType, Const, NumDwords > , LinearEquation , LinearSystem , MultiperspectivePerceptron::LocalHistories , sc_core::sc_attr_cltn , sc_core::sc_in< sc_dt::sc_bigint< W > > , sc_core::sc_in< sc_dt::sc_biguint< W > > , sc_core::sc_in< sc_dt::sc_int< W > > , sc_core::sc_in< sc_dt::sc_uint< W > > , sc_core::sc_inout< sc_dt::sc_bigint< W > > , sc_core::sc_inout< sc_dt::sc_biguint< W > > , sc_core::sc_inout< sc_dt::sc_int< W > > , sc_core::sc_inout< sc_dt::sc_uint< W > > , sc_core::sc_port_b< IF > , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_core::sc_vector< T > , sc_core::sc_vector_assembly< T, MT > , sc_core::sc_vector_iter< Element, AccessPolicy > , sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast , sc_dt::sc_int_base , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_uint_base , sc_dt::sc_unsigned , sc_dt::scfx_mant , sc_dt::scfx_mant_ref , sc_dt::scfx_string , Stats::Vector2dBase< Derived, Stor > , Stats::VectorBase< Derived, Stor > , Stats::VectorDistBase< Derived, Stor > , Stats::VectorProxy< Stat > , TimeBuffer< T > , tlm::tlm_base_target_socket< BUSWIDTH, FW_IF, BW_IF, N, POL > , tlm_utils::multi_passthrough_initiator_socket< MODULE, BUSWIDTH, TYPES, N, POL > , tlm_utils::multi_passthrough_target_socket< MODULE, BUSWIDTH, TYPES, N, POL > , TypedBufferArg< T > , VecPredRegContainer< NumBits, Packed > , VecPredRegT< VecElem, NumElems, Packed, Const > , VecRegT< VecElem, NumElems, Const >
• operator^() : ChannelAddr , sc_dt::sc_bit , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_unsigned
• operator^=() : sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_dt::sc_bit , sc_dt::sc_bitref< X > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_int_bitref , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_signed_bitref , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_uint_bitref , sc_dt::sc_unsigned , sc_dt::sc_unsigned_bitref
• operator|() : ChannelAddr , sc_core::sc_event , sc_core::sc_event_or_list , sc_dt::sc_bit , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_unsigned
• operator|=() : sc_core::sc_event_or_list , sc_core::sc_signal< sc_dt::sc_bigint< W > > , sc_core::sc_signal< sc_dt::sc_biguint< W > > , sc_core::sc_signal< sc_dt::sc_int< W > > , sc_core::sc_signal< sc_dt::sc_uint< W > > , sc_dt::sc_bit , sc_dt::sc_bitref< X > , sc_dt::sc_int< W > , sc_dt::sc_int_base , sc_dt::sc_int_bitref , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_signed_bitref , sc_dt::sc_uint< W > , sc_dt::sc_uint_base , sc_dt::sc_uint_bitref , sc_dt::sc_unsigned , sc_dt::sc_unsigned_bitref
• operator~ : sc_dt::sc_bit , sc_dt::sc_bitref_r< T > , sc_dt::sc_concatref , sc_dt::sc_fix , sc_dt::sc_fix_fast , sc_dt::sc_int_bitref_r , sc_dt::sc_logic , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_signed_bitref_r , sc_dt::sc_ufix , sc_dt::sc_ufix_fast , sc_dt::sc_uint_bitref_r , sc_dt::sc_unsigned , sc_dt::sc_unsigned_bitref_r
• opLat : MinorFU , OpDesc
• opLatencies : FuncUnit
• opLatency() : FuncUnit
• ops : MathExpr
• opsCommitted : DefaultCommit< Impl >
• opSize() : BaseOperand , RegAddrOperand< RegOperandType > , RegOrImmOperand< RegOperand, T > , X86ISA::ExtMachInst , X86ISA::X86MicroopBase
• opSys : Loader::ObjectFile
• optionalAgeInc() : LoopPredictor , MPP_LoopPredictor , TAGE_SC_L_LoopPredictor
• optionalAgeReset : LoopPredictor
• options() : Net::IpHdr , Net::TcpHdr
• OR() : NetDest , Set
• or0 : ContextDescriptor
• or1 : ContextDescriptor
• or_reduce() : sc_core::sc_in< sc_dt::sc_bigint< W > > , sc_core::sc_in< sc_dt::sc_biguint< W > > , sc_core::sc_in< sc_dt::sc_int< W > > , sc_core::sc_in< sc_dt::sc_uint< W > > , sc_core::sc_inout< sc_dt::sc_bigint< W > > , sc_core::sc_inout< sc_dt::sc_biguint< W > > , sc_core::sc_inout< sc_dt::sc_int< W > > , sc_core::sc_inout< sc_dt::sc_uint< W > > , sc_dt::sc_concatref , sc_dt::sc_fxnum_fast_subref , sc_dt::sc_fxnum_subref , sc_dt::sc_int_base , sc_dt::sc_int_subref_r , sc_dt::sc_proxy< X > , sc_dt::sc_signed , sc_dt::sc_signed_subref_r , sc_dt::sc_uint_base , sc_dt::sc_uint_subref_r , sc_dt::sc_unsigned , sc_dt::sc_unsigned_subref_r
• or_signed_friend : sc_dt::sc_signed
• or_table : sc_dt::sc_logic
• or_unsigned_friend : sc_dt::sc_unsigned
• order : BaseCache , QueueEntry , QueueEntry::Target
• ORHostControllerEnable : UFSHostDevice::HCIMem
• ORHostControllerStatus : UFSHostDevice::HCIMem
• origAddr : AddrMapper::AddrMapperSenderState
• originalPacket : SimpleCache
• originalRanges : RangeAddrMapper
• origLength : TAGEBase::FoldedHistory
• origPC : X86ISA::Decoder
• ORInterruptEnable : UFSHostDevice::HCIMem
• ORInterruptStatus : UFSHostDevice::HCIMem
• orMask() : WriteMask
• ORUECDL : UFSHostDevice::HCIMem
• ORUECDME : UFSHostDevice::HCIMem
• ORUECN : UFSHostDevice::HCIMem
• ORUECPA : UFSHostDevice::HCIMem
• ORUECT : UFSHostDevice::HCIMem
• ORUTRIACR : UFSHostDevice::HCIMem
• os : Packet::PrintReqState
• Osc0 : RealViewCtrl
• Osc1 : RealViewCtrl
• Osc2 : RealViewCtrl
• Osc3 : RealViewCtrl
• Osc4 : RealViewCtrl
• OstreamLogger() : Trace::OstreamLogger
• OtherFault : SparcISA::TLB
• out : m5::stl_helpers::ContainerPrint< T > , Minor::Decode , Minor::Execute , Minor::Fetch1 , Minor::Fetch2 , tlm_utils::peq_with_cb_and_phase< OWNER, TYPES >::delta_list , writer< T >
• out_a0 : fun
• out_a1 : fun
• out_clk2_neg : testbench
• out_clk2_pos : testbench
• out_clk_neg : testbench
• out_clk_pos : testbench
• out_valid1 : memory
• out_value1 : b_new_struct
• out_value2 : b_new_struct
• outArgCount : Brig::BrigDirectiveExecutable
• outBuffer : OutputUnit , PS2Device
• outcome : X86ISA::GpuTLB::TLBEvent
• outCreditLink : NetworkInterface
• outCreditQueue : NetworkInterface
• outerAttrs : ArmISA::TlbEntry
• outerCache : Gicv3Its
• outerScopeMap : StorageMap
• outerShareable : ArmISA::TlbEntry
• outfile : Terminal
• outFlitQueue : NetworkInterface
• outNetLink : NetworkInterface
• outNode_ptr : NetworkInterface
• outOfBytes : ArmISA::Decoder , X86ISA::Decoder
• outOfOrderDataDelivery : GlobalMemPipeline
• outpoint : TAGEBase::FoldedHistory
• outportCompute() : RoutingUnit
• outportComputeCustom() : RoutingUnit
• outportComputeXY() : RoutingUnit
• output() : Minor::Latch< Data >
• Output() : Minor::Latch< Data >::Output
• output() : sc_gem5::VcdTraceScope , sc_gem5::VcdTraceValBase , sc_gem5::VcdTraceValBool , sc_gem5::VcdTraceValEvent , sc_gem5::VcdTraceValFinite< T > , sc_gem5::VcdTraceValFloat< T > , sc_gem5::VcdTraceValFxnum< T > , sc_gem5::VcdTraceValFxval< T > , sc_gem5::VcdTraceValInt< T > , sc_gem5::VcdTraceValLogic< T > , sc_gem5::VcdTraceValScLogic , sc_gem5::VcdTraceValTime , X86ISA::I8259
• output_high : Intel8254Timer::Counter
• outputChar : MipsAccess
• OutputDirectory() : OutputDirectory , OutputFile< StreamType > , OutputStream
• outputFifo : EtherSwitch::Interface
• OutputFile() : OutputFile< StreamType >
• outputFull : X86ISA::I8042
• outputHigh() : Intel8254Timer::Counter , Intel8254Timer , X86ISA::I8254
• OutputStream() : OutputStream
• OutputUnit() : OutputUnit
• outputWidth : Minor::Decode , Minor::Fetch2
• outputWire : Minor::Latch< Data >::Output
• outstanding : LSQ< Impl >::LSQSenderState , TimingSimpleCPU::SplitMainSenderState , WholeTranslationState
• outstandingAddrs : MemTest
• outstandingCMO : CoherentXBar
• outstandingCount() : DMASequencer , GPUCoalescer , RubyPort , RubyPortProxy , Sequencer
• outstandingEvents : DRAMCtrl::Rank
• outstandingReadReqs : CommMonitor::MonitorStats
• outstandingReads : DRAMSim2 , MemChecker::ByteTracker
• outstandingReadsHist : CommMonitor::MonitorStats
• outstandingReqs : Wavefront , X86ISA::GpuTLB
• outstandingReqsRdGm : Wavefront
• outstandingReqsRdLm : Wavefront
• outstandingReqsWrGm : Wavefront
• outstandingReqsWrLm : Wavefront
• outstandingResponses : Bridge::BridgeSlavePort , SerialLink::SerialLinkSlavePort
• outstandingSnoop : Cache , CoherentXBar
• outstandingWriteReqs : CommMonitor::MonitorStats
• outstandingWrites : DRAMSim2
• outstandingWritesHist : CommMonitor::MonitorStats
• outVcState : NetworkInterface , OutputUnit
• OutVcState() : OutVcState
• OVA : ArmISA::ArmFault
• OVAddr : ArmISA::AbortFault< T >
• oVAddr : ArmISA::Stage2MMU::Stage2Translation
• overallAccesses : BaseCache::CacheStats
• overallAvgMissLatency : BaseCache::CacheStats
• overallAvgMshrMissLatency : BaseCache::CacheStats
• overallAvgMshrUncacheableLatency : BaseCache::CacheStats
• overallHits : BaseCache::CacheStats
• overallMisses : BaseCache::CacheStats
• overallMissLatency : BaseCache::CacheStats
• overallMissRate : BaseCache::CacheStats
• overallMshrHits : BaseCache::CacheStats
• overallMshrMisses : BaseCache::CacheStats
• overallMshrMissLatency : BaseCache::CacheStats
• overallMshrMissRate : BaseCache::CacheStats
• overallMshrUncacheable : BaseCache::CacheStats
• overallMshrUncacheableLatency : BaseCache::CacheStats
• overflow() : sc_dt::sc_fxval , sc_dt::scfx_rep , Stats::DistData , Stats::DistStor
• overflow64 : ArmISA::PMU::CounterState
• overflow_flag() : sc_dt::sc_fxnum , sc_dt::sc_fxnum_fast
• overflow_scfx_rep : sc_dt::scfx_rep
• OverflowTrap() : X86ISA::OverflowTrap
• overrideEc : ArmISA::HypervisorTrap , ArmISA::SecureMonitorTrap , ArmISA::SupervisorCall , ArmISA::SupervisorTrap , ArmISA::UndefinedInstruction
• owner : ExternalMaster::ExternalPort , ExternalSlave::ExternalPort , MasterPort , Prefetcher::Queued::DeferredPacket , SimpleCache::CPUSidePort , SimpleCache::MemSidePort , SimpleMemobj::CPUSidePort , SimpleMemobj::MemSidePort , SlavePort , TraceCPU::DcachePort , TraceCPU::ElasticDataGen , TraceCPU::FixedRetryGen , TraceCPU::IcachePort
• ownerLds : LdsState::CuSidePort