- f -

• f : gem5::ArmISA , gem5::VegaISA
• F0 : gem5::MipsISA::float_reg
• F1 : gem5::MipsISA::float_reg
• F10 : gem5::MipsISA::float_reg
• F11 : gem5::MipsISA::float_reg
• F12 : gem5::MipsISA::float_reg
• F13 : gem5::MipsISA::float_reg
• F14 : gem5::MipsISA::float_reg
• F15 : gem5::MipsISA::float_reg
• F16 : gem5::MipsISA::float_reg
• f16f32 : gem5::ArmISA
• F17 : gem5::MipsISA::float_reg
• F18 : gem5::MipsISA::float_reg
• F19 : gem5::MipsISA::float_reg
• F2 : gem5::MipsISA::float_reg
• F20 : gem5::MipsISA::float_reg
• F21 : gem5::MipsISA::float_reg
• F22 : gem5::MipsISA::float_reg
• F23 : gem5::MipsISA::float_reg
• F24 : gem5::MipsISA::float_reg
• F25 : gem5::MipsISA::float_reg
• F26 : gem5::MipsISA::float_reg
• F27 : gem5::MipsISA::float_reg
• F28 : gem5::MipsISA::float_reg
• F29 : gem5::MipsISA::float_reg
• F3 : gem5::MipsISA::float_reg
• F30 : gem5::MipsISA::float_reg
• F31 : gem5::MipsISA::float_reg
• f32f32 : gem5::ArmISA
• f32mm : gem5::ArmISA
• F4 : gem5::MipsISA::float_reg
• F5 : gem5::MipsISA::float_reg
• F6 : gem5::MipsISA::float_reg
• f64f64 : gem5::ArmISA
• f64mm : gem5::ArmISA
• F7 : gem5::MipsISA::float_reg
• F8 : gem5::MipsISA::float_reg
• F9 : gem5::MipsISA::float_reg
• Fa0 : gem5::RiscvISA::float_reg
• Fa1 : gem5::RiscvISA::float_reg
• Fa2 : gem5::RiscvISA::float_reg
• Fa3 : gem5::RiscvISA::float_reg
• Fa4 : gem5::RiscvISA::float_reg
• Fa5 : gem5::RiscvISA::float_reg
• Fa6 : gem5::RiscvISA::float_reg
• fa64 : gem5::ArmISA
• Fa7 : gem5::RiscvISA::float_reg
• FaultName : gem5
• fb : gem5::ArmISA
• fc1 : gem5::RiscvISA
• fc2 : gem5::RiscvISA
• Fccr : gem5::MipsISA::float_reg
• fcma : gem5::ArmISA
• Fcsr : gem5::MipsISA::float_reg
• fd : gem5::ArmISA , gem5::RiscvISA
• fe : gem5::PowerISA , gem5::X86ISA
• fe0 : gem5::PowerISA
• fe1 : gem5::PowerISA
• Fenr : gem5::MipsISA::float_reg
• fex : gem5::PowerISA
• Fexr : gem5::MipsISA::float_reg
• FFLAGS_MASK : gem5::RiscvISA
• ffxsr : gem5::X86ISA
• fg : gem5::PowerISA
• FHASH_ADDR : gem5
• FHASH_SIZE : gem5
• fhm : gem5::ArmISA
• fi : gem5::ArmISA , gem5::PowerISA
• fien : gem5::ArmISA
• fill : gem5::MipsISA , gem5::RiscvISA
• fillHandler32 : gem5::SparcISA
• fillHandler64 : gem5::SparcISA
• fiq : gem5::ArmISA
• Fir : gem5::MipsISA::float_reg
• fix : gem5::X86ISA
• FIXED_B_SMAX : gem5::MipsISA
• FIXED_B_SMIN : gem5::MipsISA
• FIXED_B_UMAX : gem5::MipsISA
• FIXED_B_UMIN : gem5::MipsISA
• FIXED_H_SMAX : gem5::MipsISA
• FIXED_H_SMIN : gem5::MipsISA
• FIXED_H_UMAX : gem5::MipsISA
• FIXED_H_UMIN : gem5::MipsISA
• FIXED_L_SMAX : gem5::MipsISA
• FIXED_L_SMIN : gem5::MipsISA
• FIXED_L_UMAX : gem5::MipsISA
• FIXED_L_UMIN : gem5::MipsISA
• FIXED_SMAX : gem5::MipsISA
• FIXED_SMIN : gem5::MipsISA
• FIXED_UMAX : gem5::MipsISA
• FIXED_UMIN : gem5::MipsISA
• FIXED_W_SMAX : gem5::MipsISA
• FIXED_W_SMIN : gem5::MipsISA
• FIXED_W_UMAX : gem5::MipsISA
• FIXED_W_UMIN : gem5::MipsISA
• flatFloatRegClass : gem5::X86ISA
• flatFloatRegClassOps : gem5::X86ISA
• flatIntRegClass : gem5::ArmISA , gem5::SparcISA , gem5::X86ISA
• flatIntRegClassOps : gem5::X86ISA
• FloatAddOp : gem5
• FloatCmpOp : gem5
• FloatCvtOp : gem5
• FloatDivOp : gem5
• FloatMemReadOp : gem5
• FloatMemWriteOp : gem5
• FloatMiscOp : gem5
• FloatMultAccOp : gem5
• FloatMultOp : gem5
• floatRegClass : gem5::X86ISA
• FloatRegClassName : gem5
• floatRegClassOps : gem5::X86ISA
• FloatSqrtOp : gem5
• flushToZero : gem5::ArmISA
• fm : gem5::ArmISA
• fmo : gem5::ArmISA
• fn : gem5::ArmISA
• fnv : gem5::ArmISA
• format : gem5::ArmISA
• Fp : gem5::ArmISA::cc_reg
• fp : gem5::ArmISA , gem5::MipsISA
• Fp : gem5::MipsISA::int_reg
• fp : gem5::PowerISA , gem5::RiscvISA
• fp2 : gem5::RiscvISA
• FpCondCodesMask : gem5::ArmISA
• fpen : gem5::ArmISA
• fpImm : gem5::ArmISA
• fpRegImm : gem5::ArmISA
• Fpscr : gem5::PowerISA::int_reg
• FpscrAhpMask : gem5::ArmISA
• FpscrExcMask : gem5::ArmISA
• fpscrLen : gem5::ArmISA
• FpscrQcMask : gem5::ArmISA
• fpscrStride : gem5::ArmISA
• fr : gem5::MipsISA , gem5::PowerISA , gem5::RiscvISA
• fragment : gem5::VegaISA
• FRAMEBUFFER_BAR : gem5
• FramePointerReg : gem5::ArmISA , gem5::SparcISA
• free_words : sc_dt
• Frequency : gem5::sim_clock
• frintts : gem5::ArmISA
• FRM_MASK : gem5::RiscvISA
• FRM_OFFSET : gem5::RiscvISA
• fs : gem5::RiscvISA
• FS : gem5::X86ISA
• Fs0 : gem5::RiscvISA::float_reg
• Fs1 : gem5::RiscvISA::float_reg
• fs1 : gem5::RiscvISA
• Fs10 : gem5::RiscvISA::float_reg
• Fs11 : gem5::RiscvISA::float_reg
• Fs2 : gem5::RiscvISA::float_reg
• fs2 : gem5::RiscvISA
• Fs3 : gem5::RiscvISA::float_reg
• fs3 : gem5::RiscvISA
• Fs4 : gem5::RiscvISA::float_reg
• fs4_0 : gem5::ArmISA
• fs5 : gem5::ArmISA
• Fs5 : gem5::RiscvISA::float_reg
• Fs6 : gem5::RiscvISA::float_reg
• Fs7 : gem5::RiscvISA::float_reg
• Fs8 : gem5::RiscvISA::float_reg
• Fs9 : gem5::RiscvISA::float_reg
• FS_OFFSET : gem5::RiscvISA
• fsgsbase : gem5::X86ISA
• fsHigh : gem5::ArmISA
• fsLow : gem5::ArmISA
• fst : gem5::ArmISA
• Ft0 : gem5::RiscvISA::float_reg
• Ft1 : gem5::RiscvISA::float_reg
• Ft10 : gem5::RiscvISA::float_reg
• Ft11 : gem5::RiscvISA::float_reg
• Ft2 : gem5::RiscvISA::float_reg
• Ft3 : gem5::RiscvISA::float_reg
• Ft4 : gem5::RiscvISA::float_reg
• Ft5 : gem5::RiscvISA::float_reg
• Ft6 : gem5::RiscvISA::float_reg
• Ft7 : gem5::RiscvISA::float_reg
• Ft8 : gem5::RiscvISA::float_reg
• Ft9 : gem5::RiscvISA::float_reg
• fu : gem5::PowerISA
• FullSystem : gem5
• FullSystemInt : gem5
• funct12 : gem5::RiscvISA
• funct2 : gem5::RiscvISA
• funct3 : gem5::RiscvISA
• funct7 : gem5::RiscvISA
• fw : gem5::ArmISA
• fwb : gem5::ArmISA
• fxm : gem5::PowerISA
• fz : gem5::ArmISA
• fz16 : gem5::ArmISA