gem5  v22.0.0.1
Namespaces | Enumerations | Functions
asi.hh File Reference

Go to the source code of this file.

Namespaces

 gem5
 Reference material can be found at the JEDEC website: UFS standard http://www.jedec.org/standards-documents/results/jesd220 UFS HCI specification http://www.jedec.org/standards-documents/results/jesd223.
 
 gem5::SparcISA
 

Enumerations

enum  gem5::SparcISA::ASI {
  gem5::SparcISA::ASI_IMPLICIT = 0x00, gem5::SparcISA::ASI_NUCLEUS = 0x4, gem5::SparcISA::ASI_N = 0x4, gem5::SparcISA::ASI_NL = 0xC,
  gem5::SparcISA::ASI_NUCLEUS_LITTLE = ASI_NL, gem5::SparcISA::ASI_AIUP = 0x10, gem5::SparcISA::ASI_AS_IF_USER_PRIMARY = ASI_AIUP, gem5::SparcISA::ASI_AIUS = 0x11,
  gem5::SparcISA::ASI_AS_IF_USER_SECONDARY = ASI_AIUS, gem5::SparcISA::ASI_REAL = 0x14, gem5::SparcISA::ASI_REAL_IO = 0x15, gem5::SparcISA::ASI_BLK_AIUP = 0x16,
  gem5::SparcISA::ASI_BLOCK_AS_IF_USER_PRIMARY = ASI_BLK_AIUP, gem5::SparcISA::ASI_BLK_AIUS = 0x17, gem5::SparcISA::ASI_BLOCK_AS_IF_USER_SECONDARY = ASI_BLK_AIUS, gem5::SparcISA::ASI_AIUP_L = 0x18,
  gem5::SparcISA::ASI_AS_IF_USER_PRIMARY_LITTLE = ASI_AIUP_L, gem5::SparcISA::ASI_AIUS_L = 0x19, gem5::SparcISA::ASI_AS_IF_USER_SECONDARY_LITTLE = ASI_AIUS_L, gem5::SparcISA::ASI_REAL_L = 0x1C,
  gem5::SparcISA::ASI_REAL_LITTLE = ASI_REAL_L, gem5::SparcISA::ASI_REAL_IO_L = 0x1D, gem5::SparcISA::ASI_REAL_IO_LITTLE = ASI_REAL_IO_L, gem5::SparcISA::ASI_BLK_AIUP_L = 0x1E,
  gem5::SparcISA::ASI_BLOCK_AS_IF_USER_PRIMARY_LITTLE = ASI_BLK_AIUP_L, gem5::SparcISA::ASI_BLK_AIUS_L = 0x1F, gem5::SparcISA::ASI_BLOCK_AS_IF_USER_SECONDARY_LITTLE = ASI_BLK_AIUS_L, gem5::SparcISA::ASI_SCRATCHPAD = 0x20,
  gem5::SparcISA::ASI_MMU = 0x21, gem5::SparcISA::ASI_LDTX_AIUP = 0x22, gem5::SparcISA::ASI_LD_TWINX_AS_IF_USER_PRIMARY = ASI_LDTX_AIUP, gem5::SparcISA::ASI_LDTX_AIUS = 0x23,
  gem5::SparcISA::ASI_LD_TWINX_AS_IF_USER_SECONDARY = ASI_LDTX_AIUS, gem5::SparcISA::ASI_QUAD_LDD = 0x24, gem5::SparcISA::ASI_QUEUE = 0x25, gem5::SparcISA::ASI_QUAD_LDD_REAL = 0x26,
  gem5::SparcISA::ASI_LDTX_REAL = ASI_QUAD_LDD_REAL, gem5::SparcISA::ASI_LDTX_N = 0x27, gem5::SparcISA::ASI_LD_TWINX_NUCLEUS = ASI_LDTX_N, gem5::SparcISA::ASI_ST_BLKINIT_NUCLEUS = ASI_LDTX_N,
  gem5::SparcISA::ASI_STBI_N = ASI_LDTX_N, gem5::SparcISA::ASI_LDTX_AIUP_L = 0x2A, gem5::SparcISA::ASI_TWINX_AS_IF_USER_PRIMARY_LITTLE = ASI_LDTX_AIUP_L, gem5::SparcISA::ASI_ST_BLKINIT_AS_IF_USER_PRIMARY_LITTLE = ASI_LDTX_AIUP_L,
  gem5::SparcISA::ASI_STBI_AIUP_L = ASI_LDTX_AIUP_L, gem5::SparcISA::ASI_LDTX_AIUS_L = 0x2B, gem5::SparcISA::ASI_LD_TWINX_AS_IF_USER_SECONDARY_LITTLE = ASI_LDTX_AIUS_L, gem5::SparcISA::ASI_ST_BLKINIT_AS_IF_USER_SECONDARY_LITTLE = ASI_LDTX_AIUS_L,
  gem5::SparcISA::ASI_STBI_AIUS_L = ASI_LDTX_AIUS_L, gem5::SparcISA::ASI_LTX_L = 0x2C, gem5::SparcISA::ASI_TWINX_LITTLE = ASI_LTX_L, gem5::SparcISA::ASI_LDTX_REAL_L = 0x2E,
  gem5::SparcISA::ASI_LD_TWINX_REAL_LITTLE = ASI_LDTX_REAL_L, gem5::SparcISA::ASI_LDTX_NL = 0x2F, gem5::SparcISA::ASI_LD_TWINX_NUCLEUS_LITTLE = ASI_LDTX_NL, gem5::SparcISA::ASI_DMMU_CTXT_ZERO_TSB_BASE_PS0 = 0x31,
  gem5::SparcISA::ASI_DMMU_CTXT_ZERO_TSB_BASE_PS1 = 0x32, gem5::SparcISA::ASI_DMMU_CTXT_ZERO_CONFIG = 0x33, gem5::SparcISA::ASI_IMMU_CTXT_ZERO_TSB_BASE_PS0 = 0x35, gem5::SparcISA::ASI_IMMU_CTXT_ZERO_TSB_BASE_PS1 = 0x36,
  gem5::SparcISA::ASI_IMMU_CTXT_ZERO_CONFIG = 0x37, gem5::SparcISA::ASI_DMMU_CTXT_NONZERO_TSB_BASE_PS0 = 0x39, gem5::SparcISA::ASI_DMMU_CTXT_NONZERO_TSB_BASE_PS1 = 0x3A, gem5::SparcISA::ASI_DMMU_CTXT_NONZERO_CONFIG = 0x3B,
  gem5::SparcISA::ASI_IMMU_CTXT_NONZERO_TSB_BASE_PS0 = 0x3D, gem5::SparcISA::ASI_IMMU_CTXT_NONZERO_TSB_BASE_PS1 = 0x3E, gem5::SparcISA::ASI_IMMU_CTXT_NONZERO_CONFIG = 0x3F, gem5::SparcISA::ASI_STREAM_MA = 0x40,
  gem5::SparcISA::ASI_CMT_SHARED = 0x41, gem5::SparcISA::ASI_SPARC_BIST_CONTROL = 0x42, gem5::SparcISA::ASI_INST_MASK_REG = 0x42, gem5::SparcISA::ASI_LSU_DIAG_REG = 0x42,
  gem5::SparcISA::ASI_STM_CTL_REG = 0x44, gem5::SparcISA::ASI_LSU_CONTROL_REG = 0x45, gem5::SparcISA::ASI_DCACHE_DATA = 0x46, gem5::SparcISA::ASI_DCACHE_TAG = 0x47,
  gem5::SparcISA::ASI_INTR_DISPATCH_STATUS = 0x48, gem5::SparcISA::ASI_INTR_RECEIVE = 0x49, gem5::SparcISA::ASI_UPA_CONFIG_REGISTER = 0x4A, gem5::SparcISA::ASI_SPARC_ERROR_EN_REG = 0x4B,
  gem5::SparcISA::ASI_SPARC_ERROR_STATUS_REG = 0x4C, gem5::SparcISA::ASI_SPARC_ERROR_ADDRESS_REG = 0x4D, gem5::SparcISA::ASI_ECACHE_TAG_DATA = 0x4E, gem5::SparcISA::ASI_HYP_SCRATCHPAD = 0x4F,
  gem5::SparcISA::ASI_IMMU = 0x50, gem5::SparcISA::ASI_IMMU_TSB_PS0_PTR_REG = 0x51, gem5::SparcISA::ASI_IMMU_TSB_PS1_PTR_REG = 0x52, gem5::SparcISA::ASI_ITLB_DATA_IN_REG = 0x54,
  gem5::SparcISA::ASI_ITLB_DATA_ACCESS_REG = 0x55, gem5::SparcISA::ASI_ITLB_TAG_READ_REG = 0x56, gem5::SparcISA::ASI_IMMU_DEMAP = 0x57, gem5::SparcISA::ASI_DMMU = 0x58,
  gem5::SparcISA::ASI_DMMU_TSB_PS0_PTR_REG = 0x59, gem5::SparcISA::ASI_DMMU_TSB_PS1_PTR_REG = 0x5A, gem5::SparcISA::ASI_DMMU_TSB_DIRECT_PTR_REG = 0x5B, gem5::SparcISA::ASI_DTLB_DATA_IN_REG = 0x5C,
  gem5::SparcISA::ASI_DTLB_DATA_ACCESS_REG = 0x5D, gem5::SparcISA::ASI_DTLB_TAG_READ_REG = 0x5E, gem5::SparcISA::ASI_DMMU_DEMAP = 0x5F, gem5::SparcISA::ASI_TLB_INVALIDATE_ALL = 0x60,
  gem5::SparcISA::ASI_CMT_PER_STRAND = 0x63, gem5::SparcISA::ASI_ICACHE_INSTR = 0x66, gem5::SparcISA::ASI_ICACHE_TAG = 0x67, gem5::SparcISA::ASI_SWVR_INTR_RECEIVE = 0x72,
  gem5::SparcISA::ASI_SWVR_UDB_INTR_W = 0x73, gem5::SparcISA::ASI_SWVR_UDB_INTR_R = 0x74, gem5::SparcISA::ASI_P = 0x80, gem5::SparcISA::ASI_PRIMARY = ASI_P,
  gem5::SparcISA::ASI_S = 0x81, gem5::SparcISA::ASI_SECONDARY = ASI_S, gem5::SparcISA::ASI_PNF = 0x82, gem5::SparcISA::ASI_PRIMARY_NO_FAULT = ASI_PNF,
  gem5::SparcISA::ASI_SNF = 0x83, gem5::SparcISA::ASI_SECONDARY_NO_FAULT = ASI_SNF, gem5::SparcISA::ASI_PL = 0x88, gem5::SparcISA::ASI_PRIMARY_LITTLE = ASI_PL,
  gem5::SparcISA::ASI_SL = 0x89, gem5::SparcISA::ASI_SECONDARY_LITTLE = ASI_SL, gem5::SparcISA::ASI_PNFL = 0x8A, gem5::SparcISA::ASI_PRIMARY_NO_FAULT_LITTLE = ASI_PNFL,
  gem5::SparcISA::ASI_SNFL = 0x8B, gem5::SparcISA::ASI_SECONDARY_NO_FAULT_LITTLE = ASI_SNFL, gem5::SparcISA::ASI_PST8_P = 0xC0, gem5::SparcISA::ASI_PST8_PRIMARY = ASI_PST8_P,
  gem5::SparcISA::ASI_PST8_S = 0xC1, gem5::SparcISA::ASI_PST8_SECONDARY = ASI_PST8_S, gem5::SparcISA::ASI_PST16_P = 0xC2, gem5::SparcISA::ASI_PST16_PRIMARY = ASI_PST16_P,
  gem5::SparcISA::ASI_PST16_S = 0xC3, gem5::SparcISA::ASI_PST16_SECONDARY = ASI_PST16_S, gem5::SparcISA::ASI_PST32_P = 0xC4, gem5::SparcISA::ASI_PST32_PRIMARY = ASI_PST32_P,
  gem5::SparcISA::ASI_PST32_S = 0xC5, gem5::SparcISA::ASI_PST32_SECONDARY = ASI_PST32_S, gem5::SparcISA::ASI_PST8_PL = 0xC8, gem5::SparcISA::ASI_PST8_PRIMARY_LITTLE = ASI_PST8_PL,
  gem5::SparcISA::ASI_PST8_SL = 0xC9, gem5::SparcISA::ASI_PST8_SECONDARY_LITTLE = ASI_PST8_SL, gem5::SparcISA::ASI_PST16_PL = 0xCA, gem5::SparcISA::ASI_PST16_PRIMARY_LITTLE = ASI_PST16_PL,
  gem5::SparcISA::ASI_PST16_SL = 0xCB, gem5::SparcISA::ASI_PST16_SECONDARY_LITTLE = ASI_PST16_SL, gem5::SparcISA::ASI_PST32_PL = 0xCC, gem5::SparcISA::ASI_PST32_PRIMARY_LITTLE = ASI_PST32_PL,
  gem5::SparcISA::ASI_PST32_SL = 0xCD, gem5::SparcISA::ASI_PST32_SECONDARY_LITTLE = ASI_PST32_SL, gem5::SparcISA::ASI_FL8_P = 0xD0, gem5::SparcISA::ASI_FL8_PRIMARY = ASI_FL8_P,
  gem5::SparcISA::ASI_FL8_S = 0xD1, gem5::SparcISA::ASI_FL8_SECONDARY = ASI_FL8_S, gem5::SparcISA::ASI_FL16_P = 0xD2, gem5::SparcISA::ASI_FL16_PRIMARY = ASI_FL16_P,
  gem5::SparcISA::ASI_FL16_S = 0xD3, gem5::SparcISA::ASI_FL16_SECONDARY = ASI_FL16_S, gem5::SparcISA::ASI_FL8_PL = 0xD8, gem5::SparcISA::ASI_FL8_PRIMARY_LITTLE = ASI_FL8_PL,
  gem5::SparcISA::ASI_FL8_SL = 0xD9, gem5::SparcISA::ASI_FL8_SECONDARY_LITTLE = ASI_FL8_SL, gem5::SparcISA::ASI_FL16_PL = 0xDA, gem5::SparcISA::ASI_FL16_PRIMARY_LITTLE = ASI_FL16_PL,
  gem5::SparcISA::ASI_FL16_SL = 0xDB, gem5::SparcISA::ASI_FL16_SECONDARY_LITTLE = ASI_FL16_SL, gem5::SparcISA::ASI_LDTX_P = 0xE2, gem5::SparcISA::ASI_LD_TWINX_PRIMARY = ASI_LDTX_P,
  gem5::SparcISA::ASI_LDTX_S = 0xE3, gem5::SparcISA::ASI_LD_TWINX_SECONDARY = ASI_LDTX_S, gem5::SparcISA::ASI_LDTX_PL = 0xEA, gem5::SparcISA::ASI_LD_TWINX_PRIMARY_LITTLE = ASI_LDTX_PL,
  gem5::SparcISA::ASI_LDTX_SL = 0xEB, gem5::SparcISA::ASI_LD_TWINX_SECONDARY_LITTLE = ASI_LDTX_SL, gem5::SparcISA::ASI_BLK_P = 0xF0, gem5::SparcISA::ASI_BLOCK_PRIMARY = ASI_BLK_P,
  gem5::SparcISA::ASI_BLK_S = 0xF1, gem5::SparcISA::ASI_BLOCK_SECONDARY = ASI_BLK_S, gem5::SparcISA::ASI_BLK_PL = 0xF8, gem5::SparcISA::ASI_BLOCK_PRIMARY_LITTLE = ASI_BLK_PL,
  gem5::SparcISA::ASI_BLK_SL = 0xF9, gem5::SparcISA::ASI_BLOCK_SECONDARY_LITTLE = ASI_BLK_SL, gem5::SparcISA::MAX_ASI = 0xFF
}
 

Functions

bool gem5::SparcISA::asiIsBlock (ASI asi)
 
bool gem5::SparcISA::asiIsPrimary (ASI asi)
 
bool gem5::SparcISA::asiIsSecondary (ASI asi)
 
bool gem5::SparcISA::asiIsNucleus (ASI asi)
 
bool gem5::SparcISA::asiIsAsIfUser (ASI asi)
 
bool gem5::SparcISA::asiIsIO (ASI asi)
 
bool gem5::SparcISA::asiIsReal (ASI asi)
 
bool gem5::SparcISA::asiIsLittle (ASI asi)
 
bool gem5::SparcISA::asiIsTwin (ASI asi)
 
bool gem5::SparcISA::asiIsPartialStore (ASI asi)
 
bool gem5::SparcISA::asiIsFloatingLoad (ASI asi)
 
bool gem5::SparcISA::asiIsNoFault (ASI asi)
 
bool gem5::SparcISA::asiIsScratchPad (ASI asi)
 
bool gem5::SparcISA::asiIsCmt (ASI asi)
 
bool gem5::SparcISA::asiIsQueue (ASI asi)
 
bool gem5::SparcISA::asiIsDtlb (ASI)
 
bool gem5::SparcISA::asiIsMmu (ASI asi)
 
bool gem5::SparcISA::asiIsUnPriv (ASI asi)
 
bool gem5::SparcISA::asiIsPriv (ASI asi)
 
bool gem5::SparcISA::asiIsHPriv (ASI asi)
 
bool gem5::SparcISA::asiIsReg (ASI asi)
 
bool gem5::SparcISA::asiIsInterrupt (ASI asi)
 
bool gem5::SparcISA::asiIsSparcError (ASI asi)
 

Generated on Sat Jun 18 2022 08:12:45 for gem5 by doxygen 1.8.17