|
| enum | X86ISA::CondFlagBit {
X86ISA::CFBit = 1 << 0,
X86ISA::PFBit = 1 << 2,
X86ISA::ECFBit = 1 << 3,
X86ISA::AFBit = 1 << 4,
X86ISA::EZFBit = 1 << 5,
X86ISA::ZFBit = 1 << 6,
X86ISA::SFBit = 1 << 7,
X86ISA::DFBit = 1 << 10,
X86ISA::OFBit = 1 << 11
} |
| |
| enum | X86ISA::RFLAGBit {
X86ISA::TFBit = 1 << 8,
X86ISA::IFBit = 1 << 9,
X86ISA::NTBit = 1 << 14,
X86ISA::RFBit = 1 << 16,
X86ISA::VMBit = 1 << 17,
X86ISA::ACBit = 1 << 18,
X86ISA::VIFBit = 1 << 19,
X86ISA::VIPBit = 1 << 20,
X86ISA::IDBit = 1 << 21
} |
| |
| enum | X86ISA::X87StatusBit {
X86ISA::IEBit = 1 << 0,
X86ISA::DEBit = 1 << 1,
X86ISA::ZEBit = 1 << 2,
X86ISA::OEBit = 1 << 3,
X86ISA::UEBit = 1 << 4,
X86ISA::PEBit = 1 << 5,
X86ISA::StackFaultBit = 1 << 6,
X86ISA::ErrSummaryBit = 1 << 7,
X86ISA::CC0Bit = 1 << 8,
X86ISA::CC1Bit = 1 << 9,
X86ISA::CC2Bit = 1 << 10,
X86ISA::CC3Bit = 1 << 14,
X86ISA::BusyBit = 1 << 15
} |
| |
| enum | X86ISA::MiscRegIndex {
X86ISA::MISCREG_CR_BASE,
X86ISA::MISCREG_CR0 = MISCREG_CR_BASE,
X86ISA::MISCREG_CR1,
X86ISA::MISCREG_CR2,
X86ISA::MISCREG_CR3,
X86ISA::MISCREG_CR4,
X86ISA::MISCREG_CR5,
X86ISA::MISCREG_CR6,
X86ISA::MISCREG_CR7,
X86ISA::MISCREG_CR8,
X86ISA::MISCREG_CR9,
X86ISA::MISCREG_CR10,
X86ISA::MISCREG_CR11,
X86ISA::MISCREG_CR12,
X86ISA::MISCREG_CR13,
X86ISA::MISCREG_CR14,
X86ISA::MISCREG_CR15,
X86ISA::MISCREG_DR_BASE = MISCREG_CR_BASE + NumCRegs,
X86ISA::MISCREG_DR0 = MISCREG_DR_BASE,
X86ISA::MISCREG_DR1,
X86ISA::MISCREG_DR2,
X86ISA::MISCREG_DR3,
X86ISA::MISCREG_DR4,
X86ISA::MISCREG_DR5,
X86ISA::MISCREG_DR6,
X86ISA::MISCREG_DR7,
X86ISA::MISCREG_RFLAGS = MISCREG_DR_BASE + NumDRegs,
X86ISA::MISCREG_M5_REG,
X86ISA::MISCREG_TSC,
X86ISA::MISCREG_MTRRCAP,
X86ISA::MISCREG_SYSENTER_CS,
X86ISA::MISCREG_SYSENTER_ESP,
X86ISA::MISCREG_SYSENTER_EIP,
X86ISA::MISCREG_MCG_CAP,
X86ISA::MISCREG_MCG_STATUS,
X86ISA::MISCREG_MCG_CTL,
X86ISA::MISCREG_DEBUG_CTL_MSR,
X86ISA::MISCREG_LAST_BRANCH_FROM_IP,
X86ISA::MISCREG_LAST_BRANCH_TO_IP,
X86ISA::MISCREG_LAST_EXCEPTION_FROM_IP,
X86ISA::MISCREG_LAST_EXCEPTION_TO_IP,
X86ISA::MISCREG_MTRR_PHYS_BASE_BASE,
X86ISA::MISCREG_MTRR_PHYS_BASE_0 = MISCREG_MTRR_PHYS_BASE_BASE,
X86ISA::MISCREG_MTRR_PHYS_BASE_1,
X86ISA::MISCREG_MTRR_PHYS_BASE_2,
X86ISA::MISCREG_MTRR_PHYS_BASE_3,
X86ISA::MISCREG_MTRR_PHYS_BASE_4,
X86ISA::MISCREG_MTRR_PHYS_BASE_5,
X86ISA::MISCREG_MTRR_PHYS_BASE_6,
X86ISA::MISCREG_MTRR_PHYS_BASE_7,
X86ISA::MISCREG_MTRR_PHYS_BASE_END,
X86ISA::MISCREG_MTRR_PHYS_MASK_BASE = MISCREG_MTRR_PHYS_BASE_END,
X86ISA::MISCREG_MTRR_PHYS_MASK_0 = MISCREG_MTRR_PHYS_MASK_BASE,
X86ISA::MISCREG_MTRR_PHYS_MASK_1,
X86ISA::MISCREG_MTRR_PHYS_MASK_2,
X86ISA::MISCREG_MTRR_PHYS_MASK_3,
X86ISA::MISCREG_MTRR_PHYS_MASK_4,
X86ISA::MISCREG_MTRR_PHYS_MASK_5,
X86ISA::MISCREG_MTRR_PHYS_MASK_6,
X86ISA::MISCREG_MTRR_PHYS_MASK_7,
X86ISA::MISCREG_MTRR_PHYS_MASK_END,
X86ISA::MISCREG_MTRR_FIX_64K_00000 = MISCREG_MTRR_PHYS_MASK_END,
X86ISA::MISCREG_MTRR_FIX_16K_80000,
X86ISA::MISCREG_MTRR_FIX_16K_A0000,
X86ISA::MISCREG_MTRR_FIX_4K_C0000,
X86ISA::MISCREG_MTRR_FIX_4K_C8000,
X86ISA::MISCREG_MTRR_FIX_4K_D0000,
X86ISA::MISCREG_MTRR_FIX_4K_D8000,
X86ISA::MISCREG_MTRR_FIX_4K_E0000,
X86ISA::MISCREG_MTRR_FIX_4K_E8000,
X86ISA::MISCREG_MTRR_FIX_4K_F0000,
X86ISA::MISCREG_MTRR_FIX_4K_F8000,
X86ISA::MISCREG_PAT,
X86ISA::MISCREG_DEF_TYPE,
X86ISA::MISCREG_MC_CTL_BASE,
X86ISA::MISCREG_MC0_CTL = MISCREG_MC_CTL_BASE,
X86ISA::MISCREG_MC1_CTL,
X86ISA::MISCREG_MC2_CTL,
X86ISA::MISCREG_MC3_CTL,
X86ISA::MISCREG_MC4_CTL,
X86ISA::MISCREG_MC5_CTL,
X86ISA::MISCREG_MC6_CTL,
X86ISA::MISCREG_MC7_CTL,
X86ISA::MISCREG_MC_CTL_END,
X86ISA::MISCREG_MC_STATUS_BASE = MISCREG_MC_CTL_END,
X86ISA::MISCREG_MC0_STATUS = MISCREG_MC_STATUS_BASE,
X86ISA::MISCREG_MC1_STATUS,
X86ISA::MISCREG_MC2_STATUS,
X86ISA::MISCREG_MC3_STATUS,
X86ISA::MISCREG_MC4_STATUS,
X86ISA::MISCREG_MC5_STATUS,
X86ISA::MISCREG_MC6_STATUS,
X86ISA::MISCREG_MC7_STATUS,
X86ISA::MISCREG_MC_STATUS_END,
X86ISA::MISCREG_MC_ADDR_BASE = MISCREG_MC_STATUS_END,
X86ISA::MISCREG_MC0_ADDR = MISCREG_MC_ADDR_BASE,
X86ISA::MISCREG_MC1_ADDR,
X86ISA::MISCREG_MC2_ADDR,
X86ISA::MISCREG_MC3_ADDR,
X86ISA::MISCREG_MC4_ADDR,
X86ISA::MISCREG_MC5_ADDR,
X86ISA::MISCREG_MC6_ADDR,
X86ISA::MISCREG_MC7_ADDR,
X86ISA::MISCREG_MC_ADDR_END,
X86ISA::MISCREG_MC_MISC_BASE = MISCREG_MC_ADDR_END,
X86ISA::MISCREG_MC0_MISC = MISCREG_MC_MISC_BASE,
X86ISA::MISCREG_MC1_MISC,
X86ISA::MISCREG_MC2_MISC,
X86ISA::MISCREG_MC3_MISC,
X86ISA::MISCREG_MC4_MISC,
X86ISA::MISCREG_MC5_MISC,
X86ISA::MISCREG_MC6_MISC,
X86ISA::MISCREG_MC7_MISC,
X86ISA::MISCREG_MC_MISC_END,
X86ISA::MISCREG_EFER = MISCREG_MC_MISC_END,
X86ISA::MISCREG_STAR,
X86ISA::MISCREG_LSTAR,
X86ISA::MISCREG_CSTAR,
X86ISA::MISCREG_SF_MASK,
X86ISA::MISCREG_KERNEL_GS_BASE,
X86ISA::MISCREG_TSC_AUX,
X86ISA::MISCREG_PERF_EVT_SEL_BASE,
X86ISA::MISCREG_PERF_EVT_SEL0 = MISCREG_PERF_EVT_SEL_BASE,
X86ISA::MISCREG_PERF_EVT_SEL1,
X86ISA::MISCREG_PERF_EVT_SEL2,
X86ISA::MISCREG_PERF_EVT_SEL3,
X86ISA::MISCREG_PERF_EVT_SEL_END,
X86ISA::MISCREG_PERF_EVT_CTR_BASE = MISCREG_PERF_EVT_SEL_END,
X86ISA::MISCREG_PERF_EVT_CTR0 = MISCREG_PERF_EVT_CTR_BASE,
X86ISA::MISCREG_PERF_EVT_CTR1,
X86ISA::MISCREG_PERF_EVT_CTR2,
X86ISA::MISCREG_PERF_EVT_CTR3,
X86ISA::MISCREG_PERF_EVT_CTR_END,
X86ISA::MISCREG_SYSCFG = MISCREG_PERF_EVT_CTR_END,
X86ISA::MISCREG_IORR_BASE_BASE,
X86ISA::MISCREG_IORR_BASE0 = MISCREG_IORR_BASE_BASE,
X86ISA::MISCREG_IORR_BASE1,
X86ISA::MISCREG_IORR_BASE_END,
X86ISA::MISCREG_IORR_MASK_BASE = MISCREG_IORR_BASE_END,
X86ISA::MISCREG_IORR_MASK0 = MISCREG_IORR_MASK_BASE,
X86ISA::MISCREG_IORR_MASK1,
X86ISA::MISCREG_IORR_MASK_END,
X86ISA::MISCREG_TOP_MEM = MISCREG_IORR_MASK_END,
X86ISA::MISCREG_TOP_MEM2,
X86ISA::MISCREG_VM_CR,
X86ISA::MISCREG_IGNNE,
X86ISA::MISCREG_SMM_CTL,
X86ISA::MISCREG_VM_HSAVE_PA,
X86ISA::MISCREG_SEG_SEL_BASE,
X86ISA::MISCREG_ES = MISCREG_SEG_SEL_BASE,
X86ISA::MISCREG_CS,
X86ISA::MISCREG_SS,
X86ISA::MISCREG_DS,
X86ISA::MISCREG_FS,
X86ISA::MISCREG_GS,
X86ISA::MISCREG_HS,
X86ISA::MISCREG_TSL,
X86ISA::MISCREG_TSG,
X86ISA::MISCREG_LS,
X86ISA::MISCREG_MS,
X86ISA::MISCREG_TR,
X86ISA::MISCREG_IDTR,
X86ISA::MISCREG_SEG_BASE_BASE = MISCREG_SEG_SEL_BASE + NUM_SEGMENTREGS,
X86ISA::MISCREG_ES_BASE = MISCREG_SEG_BASE_BASE,
X86ISA::MISCREG_CS_BASE,
X86ISA::MISCREG_SS_BASE,
X86ISA::MISCREG_DS_BASE,
X86ISA::MISCREG_FS_BASE,
X86ISA::MISCREG_GS_BASE,
X86ISA::MISCREG_HS_BASE,
X86ISA::MISCREG_TSL_BASE,
X86ISA::MISCREG_TSG_BASE,
X86ISA::MISCREG_LS_BASE,
X86ISA::MISCREG_MS_BASE,
X86ISA::MISCREG_TR_BASE,
X86ISA::MISCREG_IDTR_BASE,
X86ISA::MISCREG_SEG_EFF_BASE_BASE = MISCREG_SEG_BASE_BASE + NUM_SEGMENTREGS,
X86ISA::MISCREG_ES_EFF_BASE = MISCREG_SEG_EFF_BASE_BASE,
X86ISA::MISCREG_CS_EFF_BASE,
X86ISA::MISCREG_SS_EFF_BASE,
X86ISA::MISCREG_DS_EFF_BASE,
X86ISA::MISCREG_FS_EFF_BASE,
X86ISA::MISCREG_GS_EFF_BASE,
X86ISA::MISCREG_HS_EFF_BASE,
X86ISA::MISCREG_TSL_EFF_BASE,
X86ISA::MISCREG_TSG_EFF_BASE,
X86ISA::MISCREG_LS_EFF_BASE,
X86ISA::MISCREG_MS_EFF_BASE,
X86ISA::MISCREG_TR_EFF_BASE,
X86ISA::MISCREG_IDTR_EFF_BASE,
X86ISA::MISCREG_SEG_LIMIT_BASE = MISCREG_SEG_EFF_BASE_BASE + NUM_SEGMENTREGS,
X86ISA::MISCREG_ES_LIMIT = MISCREG_SEG_LIMIT_BASE,
X86ISA::MISCREG_CS_LIMIT,
X86ISA::MISCREG_SS_LIMIT,
X86ISA::MISCREG_DS_LIMIT,
X86ISA::MISCREG_FS_LIMIT,
X86ISA::MISCREG_GS_LIMIT,
X86ISA::MISCREG_HS_LIMIT,
X86ISA::MISCREG_TSL_LIMIT,
X86ISA::MISCREG_TSG_LIMIT,
X86ISA::MISCREG_LS_LIMIT,
X86ISA::MISCREG_MS_LIMIT,
X86ISA::MISCREG_TR_LIMIT,
X86ISA::MISCREG_IDTR_LIMIT,
X86ISA::MISCREG_SEG_ATTR_BASE = MISCREG_SEG_LIMIT_BASE + NUM_SEGMENTREGS,
X86ISA::MISCREG_ES_ATTR = MISCREG_SEG_ATTR_BASE,
X86ISA::MISCREG_CS_ATTR,
X86ISA::MISCREG_SS_ATTR,
X86ISA::MISCREG_DS_ATTR,
X86ISA::MISCREG_FS_ATTR,
X86ISA::MISCREG_GS_ATTR,
X86ISA::MISCREG_HS_ATTR,
X86ISA::MISCREG_TSL_ATTR,
X86ISA::MISCREG_TSG_ATTR,
X86ISA::MISCREG_LS_ATTR,
X86ISA::MISCREG_MS_ATTR,
X86ISA::MISCREG_TR_ATTR,
X86ISA::MISCREG_IDTR_ATTR,
X86ISA::MISCREG_X87_TOP,
X86ISA::MISCREG_MXCSR,
X86ISA::MISCREG_FCW,
X86ISA::MISCREG_FSW,
X86ISA::MISCREG_FTW,
X86ISA::MISCREG_FTAG,
X86ISA::MISCREG_FISEG,
X86ISA::MISCREG_FIOFF,
X86ISA::MISCREG_FOSEG,
X86ISA::MISCREG_FOOFF,
X86ISA::MISCREG_FOP,
X86ISA::MISCREG_APIC_BASE,
X86ISA::MISCREG_PCI_CONFIG_ADDRESS,
X86ISA::NUM_MISCREGS
} |
| |