gem5  v20.1.0.0
Namespaces | Typedefs | Enumerations | Variables
registers.hh File Reference
#include "arch/generic/vec_pred_reg.hh"
#include "arch/generic/vec_reg.hh"
#include "arch/sparc/generated/max_inst_regs.hh"
#include "arch/sparc/miscregs.hh"
#include "arch/sparc/sparc_traits.hh"
#include "base/types.hh"

Go to the source code of this file.

Namespaces

 SparcISA
 

Typedefs

using SparcISA::VecElem = ::DummyVecElem
 
using SparcISA::VecReg = ::DummyVecReg
 
using SparcISA::ConstVecReg = ::DummyConstVecReg
 
using SparcISA::VecRegContainer = ::DummyVecRegContainer
 
using SparcISA::VecPredReg = ::DummyVecPredReg
 
using SparcISA::ConstVecPredReg = ::DummyConstVecPredReg
 
using SparcISA::VecPredRegContainer = ::DummyVecPredRegContainer
 

Enumerations

enum  {
  SparcISA::INTREG_G0, SparcISA::INTREG_G1, SparcISA::INTREG_G2, SparcISA::INTREG_G3,
  SparcISA::INTREG_G4, SparcISA::INTREG_G5, SparcISA::INTREG_G6, SparcISA::INTREG_G7,
  SparcISA::INTREG_O0, SparcISA::INTREG_O1, SparcISA::INTREG_O2, SparcISA::INTREG_O3,
  SparcISA::INTREG_O4, SparcISA::INTREG_O5, SparcISA::INTREG_O6, SparcISA::INTREG_O7,
  SparcISA::INTREG_L0, SparcISA::INTREG_L1, SparcISA::INTREG_L2, SparcISA::INTREG_L3,
  SparcISA::INTREG_L4, SparcISA::INTREG_L5, SparcISA::INTREG_L6, SparcISA::INTREG_L7,
  SparcISA::INTREG_I0, SparcISA::INTREG_I1, SparcISA::INTREG_I2, SparcISA::INTREG_I3,
  SparcISA::INTREG_I4, SparcISA::INTREG_I5, SparcISA::INTREG_I6, SparcISA::INTREG_I7,
  SparcISA::NumIntArchRegs, SparcISA::INTREG_UREG0 = NumIntArchRegs, SparcISA::INTREG_Y, SparcISA::INTREG_CCR,
  SparcISA::INTREG_CANSAVE, SparcISA::INTREG_CANRESTORE, SparcISA::INTREG_CLEANWIN, SparcISA::INTREG_OTHERWIN,
  SparcISA::INTREG_WSTATE, SparcISA::INTREG_GSR, SparcISA::NumMicroIntRegs = INTREG_GSR - INTREG_UREG0 + 1
}
 

Variables

constexpr unsigned SparcISA::NumVecElemPerVecReg = ::DummyNumVecElemPerVecReg
 
constexpr size_t SparcISA::VecRegSizeBytes = ::DummyVecRegSizeBytes
 
constexpr size_t SparcISA::VecPredRegSizeBits = ::DummyVecPredRegSizeBits
 
constexpr bool SparcISA::VecPredRegHasPackedRepr = ::DummyVecPredRegHasPackedRepr
 
const int SparcISA::ZeroReg = 0
 
const int SparcISA::ReturnAddressReg = INTREG_I7
 
const int SparcISA::ReturnValueReg = INTREG_O0
 
const int SparcISA::StackPointerReg = INTREG_O6
 
const int SparcISA::FramePointerReg = INTREG_I6
 
const int SparcISA::SyscallPseudoReturnReg = INTREG_O1
 
const int SparcISA::NumIntRegs = (MaxGL + 1) * 8 + NWindows * 16 + NumMicroIntRegs
 
const int SparcISA::NumVecRegs = 1
 
const int SparcISA::NumVecPredRegs = 1
 
const int SparcISA::NumCCRegs = 0
 
const int SparcISA::NumFloatRegs = 64
 
const int SparcISA::NumFloatArchRegs = NumFloatRegs
 
const int SparcISA::TotalNumRegs = NumIntRegs + NumFloatRegs + NumMiscRegs
 

Generated on Wed Sep 30 2020 14:02:18 for gem5 by doxygen 1.8.17