Go to the source code of this file.
|
enum | {
SparcISA::INTREG_G0,
SparcISA::INTREG_G1,
SparcISA::INTREG_G2,
SparcISA::INTREG_G3,
SparcISA::INTREG_G4,
SparcISA::INTREG_G5,
SparcISA::INTREG_G6,
SparcISA::INTREG_G7,
SparcISA::INTREG_O0,
SparcISA::INTREG_O1,
SparcISA::INTREG_O2,
SparcISA::INTREG_O3,
SparcISA::INTREG_O4,
SparcISA::INTREG_O5,
SparcISA::INTREG_O6,
SparcISA::INTREG_O7,
SparcISA::INTREG_L0,
SparcISA::INTREG_L1,
SparcISA::INTREG_L2,
SparcISA::INTREG_L3,
SparcISA::INTREG_L4,
SparcISA::INTREG_L5,
SparcISA::INTREG_L6,
SparcISA::INTREG_L7,
SparcISA::INTREG_I0,
SparcISA::INTREG_I1,
SparcISA::INTREG_I2,
SparcISA::INTREG_I3,
SparcISA::INTREG_I4,
SparcISA::INTREG_I5,
SparcISA::INTREG_I6,
SparcISA::INTREG_I7,
SparcISA::NumIntArchRegs,
SparcISA::INTREG_UREG0 = NumIntArchRegs,
SparcISA::INTREG_Y,
SparcISA::INTREG_CCR,
SparcISA::INTREG_CANSAVE,
SparcISA::INTREG_CANRESTORE,
SparcISA::INTREG_CLEANWIN,
SparcISA::INTREG_OTHERWIN,
SparcISA::INTREG_WSTATE,
SparcISA::INTREG_GSR,
SparcISA::NumMicroIntRegs = INTREG_GSR - INTREG_UREG0 + 1
} |
|