gem5 v24.0.0.0
|
#include "arch/mips/pra_constants.hh"
#include "arch/mips/regs/misc.hh"
#include "cpu/null_static_inst.hh"
#include "cpu/thread_context.hh"
#include "debug/MipsPRA.hh"
#include "sim/faults.hh"
#include "sim/full_system.hh"
Go to the source code of this file.
Namespaces | |
namespace | gem5 |
Copyright (c) 2024 - Pranith Kumar Copyright (c) 2020 Inria All rights reserved. | |
namespace | gem5::MipsISA |
Typedefs | |
typedef Addr | gem5::MipsISA::FaultVect |
Enumerations | |
enum | gem5::MipsISA::ExcCode { gem5::MipsISA::ExcCodeDummy = 0 , gem5::MipsISA::ExcCodeInt = 0 , gem5::MipsISA::ExcCodeMod = 1 , gem5::MipsISA::ExcCodeTlbL = 2 , gem5::MipsISA::ExcCodeTlbS = 3 , gem5::MipsISA::ExcCodeAdEL = 4 , gem5::MipsISA::ExcCodeAdES = 5 , gem5::MipsISA::ExcCodeIBE = 6 , gem5::MipsISA::ExcCodeDBE = 7 , gem5::MipsISA::ExcCodeSys = 8 , gem5::MipsISA::ExcCodeBp = 9 , gem5::MipsISA::ExcCodeRI = 10 , gem5::MipsISA::ExcCodeCpU = 11 , gem5::MipsISA::ExcCodeOv = 12 , gem5::MipsISA::ExcCodeTr = 13 , gem5::MipsISA::ExcCodeC2E = 18 , gem5::MipsISA::ExcCodeMDMX = 22 , gem5::MipsISA::ExcCodeWatch = 23 , gem5::MipsISA::ExcCodeMCheck = 24 , gem5::MipsISA::ExcCodeThread = 25 , gem5::MipsISA::ExcCodeCacheErr = 30 } |