Here is a list of all class members with links to the classes they belong to:

- h -

• H : SparcISA::SparcFaultBase
• h01 : StatTest
• h02 : StatTest
• h03 : StatTest
• h04 : StatTest
• h05 : StatTest
• h06 : StatTest
• h07 : StatTest
• h08 : StatTest
• h09 : StatTest
• h10 : StatTest
• h11 : StatTest
• h12 : StatTest
• H3() : BloomFilter::H3
• h5File : Stats::Hdf5
• h_back_porch : HDLcd
• H_Back_Porch : HDLcd
• H_Data : HDLcd
• h_data : HDLcd
• h_front_porch : HDLcd
• H_Front_Porch : HDLcd
• h_sync : HDLcd
• H_Sync : HDLcd
• ha : ContextDescriptor
• HACK : Logger
• had0 : ContextDescriptor
• had1 : ContextDescriptor
• half_addr() : sc_dt::scfx_mant
• half_at() : sc_dt::scfx_mant
• halt() : CheckerThreadContext< TC > , FullO3CPU< Impl >
• HALT : Gcn3ISA::StatusReg
• halt() : Iris::ThreadContext , O3ThreadContext< Impl > , sc_core::sc_module , SimpleThread , ThreadContext
• haltContext() : BaseCPU , BaseKvmCPU , BaseSimpleCPU , FullO3CPU< Impl >
• Halted : FullO3CPU< Impl > , ThreadContext
• HaltFetch : Minor::BranchData
• Halting : ThreadContext
• handle : _hsa_signal_s
• Handle : ArmSemihosting
• handle : hsa_agent_s , hsa_cache_s , hsa_callback_data_s , hsa_code_object_reader_s , hsa_code_object_s , hsa_code_symbol_s , hsa_executable_s , hsa_executable_symbol_s , hsa_isa_s , hsa_loaded_code_object_s , hsa_region_s , hsa_signal_group_s , hsa_signal_s , hsa_wavefront_s , kfd_ioctl_alloc_memory_of_gpu_args , kfd_ioctl_free_memory_of_gpu_args , kfd_ioctl_import_dmabuf_args , kfd_ioctl_ipc_export_handle_args , kfd_ioctl_ipc_import_handle_args , kfd_ioctl_map_memory_to_gpu_args , kfd_ioctl_open_graphic_handle_args , kfd_ioctl_unmap_memory_from_gpu_args
• Handle : Trie< Key, Value >
• handle : X86ISA::SMBios::SMBiosStructure
• handleAllocAndUReset() : MPP_TAGE , TAGE_SC_L_TAGE , TAGE_SC_L_TAGE_64KB , TAGE_SC_L_TAGE_8KB , TAGEBase
• handleAsyncInsertions() : EventQueue
• handleAtomicReqMiss() : BaseCache , Cache , NoncoherentCache
• handleBeginReq() : sc_gem5::TlmToGem5Bridge< BITWIDTH >
• handleEndResp() : sc_gem5::TlmToGem5Bridge< BITWIDTH >
• handleEOI() : X86ISA::I8259
• handleError() : Checker< Impl > , CheckerCPU
• handleEvent() : MaltaIO::RTC , MC146818 , RiscvRTC::RTC , X86ISA::Cmos::X86RTC
• handleEvictions() : BaseCache
• handleFill() : BaseCache
• handleFunctional() : SimpleCache , SimpleMemobj
• handleFuncTranslationReturn() : X86ISA::GpuTLB
• handleInterrupt() : DefaultCommit< Impl >
• handleIOMiscReg32() : X86KvmCPU
• handleKvmExit() : BaseKvmCPU
• handleKvmExitException() : BaseKvmCPU
• handleKvmExitFailEntry() : BaseKvmCPU
• handleKvmExitHypercall() : BaseKvmCPU
• handleKvmExitIO() : BaseKvmCPU , X86KvmCPU
• handleKvmExitIRQWindowOpen() : BaseKvmCPU , X86KvmCPU
• handleKvmExitUnknown() : BaseKvmCPU
• handleLoadableSegment() : Loader::ElfObject
• handleLocalAccess() : LSQ< Impl >::LSQRequest , LSQ< Impl >::SingleDataRequest , LSQ< Impl >::SplitDataRequest
• handleMemPacket() : ComputeUnit
• handleMemResponse() : Minor::Execute
• handleMessage() : SCMI::AgentChannel , SCMI::BaseProtocol , SCMI::Platform , SCMI::Protocol
• handleMessageEvent : SCMI::AgentChannel
• handlePageCrossingLookahead() : Prefetcher::SignaturePath , Prefetcher::SignaturePathV2
• handlePending() : DmaReadFifo
• handlePendingInt() : Checker< Impl >
• handleReadDMA() : HSAPacketProcessor::SignalState
• handleReadPacket() : TimingSimpleCPU
• handleRequest() : BaseMemProbe , MemFootprintProbe , MemTraceProbe , SimpleCache , SimpleMemobj , StackDistProbe
• handleResp() : DmaPort
• handleResponse() : GlobalMemPipeline , SimpleCache , SimpleMemobj
• handleRespPacket() : DmaPort
• handleSignatureTableMiss() : Prefetcher::SignaturePath , Prefetcher::SignaturePathV2
• handleSnoop() : Cache , MSHR
• handleStream() : GenericTimer
• handleTAGEUpdate() : MPP_TAGE , TAGE_SC_L_TAGE , TAGE_SC_L_TAGE_64KB , TAGE_SC_L_TAGE_8KB , TAGEBase
• handleTimingReqHit() : BaseCache , Cache
• handleTimingReqMiss() : BaseCache , Cache , NoncoherentCache
• handleTLBResponse() : Minor::Fetch1
• handleTranslationReturn() : X86ISA::GpuTLB
• handleTrap() : SparcISA::EmuLinux , SparcISA::SEWorkload
• handleUncacheableWriteResp() : BaseCache
• handleUReset() : MPP_TAGE , TAGE_SC_L_TAGE , TAGEBase
• handleWritePacket() : TimingSimpleCPU
• hap : ArmISA::TlbEntry
• HardBreakpoint : BaseRemoteGDB , HardBreakpoint
• HardPFReq : MemCmd
• HardPFResp : MemCmd
• hardware_doorbell_ptr : amd_signal_s
• HardwareBreakpoint() : ArmISA::HardwareBreakpoint
• HardwareResource() : TraceCPU::ElasticDataGen::HardwareResource
• HardwareStrobe : Intel8254Timer
• has_credit() : OutputUnit , OutVcState
• has_free_vc() : OutputUnit
• has_mm() : tlm::tlm_generic_payload
• HAS_SHARERS : Packet
• has_value() : sc_core::sc_time_tuple
• hasAddress() : Prefetcher::PIF::CompactorEntry
• hasAsyncUpdate : sc_gem5::Scheduler
• hasAtomicOpFunctor() : Request
• hasAttr() : KvmDevice
• hasBarrier() : Wavefront
• hasBeenPrefetched() : BaseCache , Prefetcher::Base
• hasBranchTarget() : StaticInst
• hasCompCompleted() : ElasticTrace
• hasContextId() : Request
• HasData : MemCmd
• hasData() : MemCmd , Packet
• hasDestinationSgpr() : GPUDynInst
• hasDestinationVgpr() : GPUDynInst
• hasDispResources() : ComputeUnit
• hasEl0View() : GenericTimerFrame
• hasExpected() : ExpectedMap< RespType, DataType >
• hasFetchDataToProcess() : FetchUnit::FetchBufDesc
• hasFreeCCRegs() : UnifiedFreeList
• hasFreeFloatRegs() : UnifiedFreeList
• hasFreeIntRegs() : UnifiedFreeList
• hasFreeRegs() : SimpleFreeList
• hasFreeSpace() : FetchUnit::FetchBufDesc
• hasFreeVecElems() : UnifiedFreeList
• hasFreeVecPredRegs() : UnifiedFreeList
• hasFreeVecRegs() : UnifiedFreeList
• hasFromCache() : MSHR , MSHR::TargetList
• hash() : BloomFilter::Block , BloomFilter::Bulk , BloomFilter::H3 , BloomFilter::MultiBitSel , MultiperspectivePerceptron::GHIST , MultiperspectivePerceptron::MPPBranchInfo , MultiperspectivePerceptron::RECENCYPOS , Prefetcher::BOP , SkewedAssociative
• hash1() : MultiperspectivePerceptron::MPPBranchInfo
• hash2() : MultiperspectivePerceptron::MPPBranchInfo
• hash_taken : MultiperspectivePerceptron
• hashEn : Gcn3ISA::BufferRsrcDescriptor
• hashGHR : SimpleIndirectPredictor
• hasHostBuf() : VMA
• hashPC() : MultiperspectivePerceptron::MPPBranchInfo
• hashTargets : SimpleIndirectPredictor
• hasHtmAbortCause() : Request
• hasInstCount() : Request
• hasInstSeqNum() : Request
• hasInterrupt() : Minor::Execute
• hasKernelIRQChip() : KvmVM
• hasListeners() : ProbePointArg< Arg >
• hasLoadBarrier() : MemDepUnit< MemDepPred, Impl >
• hasLoadBeenSent() : ElasticTrace
• hasLoadCompleted() : ElasticTrace
• hasMemSidePort : X86ISA::GpuTLB
• hasMoreActions() : Episode
• hasNext() : VirtDescriptor
• hasNonSecureAccess() : GenericTimerFrame
• hasOutstandingEvents() : IGbE::DescCache< T > , IGbE::RxDescCache , IGbE::TxDescCache
• hasPacketsInMemSystem() : Minor::LSQ::LSQRequest , Minor::LSQ::SingleDataRequest , Minor::LSQ::SpecialDataRequest , Minor::LSQ::SplitDataRequest
• hasPaddr() : Request
• hasPC() : Prefetcher::Base::PrefetchInfo , Request
• hasPendingRequest : LSQUnit< Impl >
• hasPendingUnmaskable() : X86ISA::Interrupts
• hasPostDowngrade() : MSHR
• hasPostInvalidate() : MSHR
• hasReadableVoff() : GenericTimerFrame
• hasReadyInsts() : InstructionQueue< Impl >
• hasReceivedData() : ExpectedMap< RespType, DataType >
• hasReceivedResp() : ExpectedMap< RespType, DataType >
• hasRequest() : BaseDynInst< Impl > , LSQUnit< Impl >::LSQEntry
• hasRequestor() : QoS::MemCtrl
• hasRespData() : Packet
• hasScalarUnit() : Gcn3ISA::GPUISA
• hasSecondChance : ReplacementPolicy::SecondChance::SecondChanceReplData
• hasSecondDword() : Gcn3ISA::Inst_MTBUF , Gcn3ISA::Inst_SOP1 , Gcn3ISA::Inst_SOP2 , Gcn3ISA::Inst_SOPC , Gcn3ISA::Inst_SOPK , Gcn3ISA::Inst_VOP1 , Gcn3ISA::Inst_VOP2 , Gcn3ISA::Inst_VOP3 , Gcn3ISA::Inst_VOP3_SDST_ENC , Gcn3ISA::Inst_VOPC
• hasSgprRawDependence() : GPUDynInst
• hasSharers() : Packet
• hasSize() : Request
• hasSourceSgpr() : GPUDynInst
• hasSourceVgpr() : GPUDynInst
• hasStalledMsg() : MessageBuffer
• hasStaticSensitivities() : sc_gem5::Process
• hasStoreBarrier() : MemDepUnit< MemDepPred, Impl >
• hasStoreCommitted() : ElasticTrace
• hasStoresToWB() : DefaultIEW< Impl > , LSQ< Impl > , LSQUnit< Impl >
• hasStreamId() : Request
• hasSubstreamId() : Request
• hasTargets() : MSHR , WriteQueueEntry
• hasTLS() : Loader::ElfObject , Loader::ObjectFile
• hasTwoVDD() : DRAMPower
• hasUpgrade : MSHR::TargetList
• hasVaddr() : Request
• hasVgprRawDependence() : GPUDynInst
• hasVirtualTimer() : GenericTimerFrame
• haveAsserted() : Gicv3
• haveCrypto : ArmISA::ISA , ArmSystem
• haveDebugRegs : X86KvmCPU
• haveEL() : ArmSystem , Gicv3CPUInterface
• haveGem5Extensions : GicV2
• haveGICv3CpuIfc() : ArmISA::ISA
• haveLargeAsid64 : ArmISA::ISA , ArmISA::TableWalker , ArmISA::TLB , ArmSystem
• haveLPAE : ArmISA::ISA , ArmISA::TableWalker , ArmISA::TLB , ArmSystem
• haveLSE : ArmISA::ISA , ArmSystem
• havePAN : ArmISA::ISA , ArmSystem
• havePC : Minor::Fetch2::Fetch2ThreadInfo
• havePending() : MSHRQueue
• havePendingInterrupts() : Gicv3CPUInterface
• havePosted() : IntrControl
• haveSecEL2 : ArmISA::ISA , ArmSystem
• haveSecurity : ArmISA::ISA , ArmISA::TableWalker , ArmSystem
• haveSemihosting() : ArmSystem
• haveSVE : ArmISA::ISA , ArmSystem
• haveTME : ArmISA::ISA , ArmSystem
• haveTokens() : TokenManager , TokenRequestPort
• haveVHE : ArmISA::ISA , ArmSystem
• haveVirtualization : ArmISA::ISA , ArmISA::TableWalker , ArmISA::TLB , ArmSystem
• haveXCRs : X86KvmCPU
• haveXSave : X86KvmCPU
• hazard4kCheck() : SMMUTranslationProcess
• hazard4kHold() : SMMUTranslationProcess
• hazard4kRegister() : SMMUTranslationProcess
• hazard4kRelease() : SMMUTranslationProcess
• hazardIdHold() : SMMUTranslationProcess
• hazardIdRegister() : SMMUTranslationProcess
• hazardIdRelease() : SMMUTranslationProcess
• hBackPorch : DisplayTimings
• hbadaddr : RiscvISA::RemoteGDB::RiscvGdbRegCache
• HBFDEntry() : HBFDEntry
• hbp : Pl111
• hcause : RiscvISA::RemoteGDB::RiscvGdbRegCache
• hcc : Gicv3Its
• HCCAP : UFSHostDevice::HCIMem
• HCHCDDID : UFSHostDevice::HCIMem
• HCHCPMID : UFSHostDevice::HCIMem
• hcr : ArmISA::TableWalker::WalkerState , ArmISA::TLB
• HCversion : UFSHostDevice::HCIMem
• hd : ContextDescriptor
• hdbg : GenericTimerMem
• Hdf5() : Stats::Hdf5
• HDLcd() : HDLcd
• HDLcdStats() : HDLcd::HDLcdStats
• hdr : iGbReg::RxDesc
• hdrLen() : iGbReg::Regs::SRRCTL
• head() : CircularQueue< T > , CommandReg , EventQueue , FALRU , ROB< Impl > , Trie< Key, Value >
• header : _hsa_agent_dispatch_packet_s , _hsa_barrier_and_packet_s , _hsa_barrier_or_packet_s , _hsa_dispatch_packet_s
• Header : DistIface
• header : hsa_agent_dispatch_packet_s , hsa_barrier_and_packet_s , hsa_barrier_or_packet_s , hsa_kernel_dispatch_packet_s , SCMI::Message , UFSHostDevice::UPIUMessage , UFSHostDevice::UTPTransferReqDesc , UFSHostDevice::UTPUPIURSP , UFSHostDevice::UTPUPIUTaskReq , VirtQueue::VirtRing< T >
• header_len : iGbReg::RxDesc
• headerComplete() : IGbE::TxDescCache
• headerDelay : Packet
• headerEvent : IGbE::TxDescCache
• headerLatency : BaseXBar
• headHistEntry : SimpleIndirectPredictor::ThreadInfo
• headTailLatency : ComputeUnit::ComputeUnitStats
• headTailMap : ComputeUnit
• heap : Gcn3ISA::BufferRsrcDescriptor
• hedeleg : RiscvISA::RemoteGDB::RiscvGdbRegCache
• Height : BmpWriter::InfoHeaderV1
• height : DisplayTimings , FrameBuffer , Pl111 , VncInput::FrameBufferUpdateReq , VncServer::FrameBufferRect
• HelloObject() : HelloObject
• hepc : RiscvISA::RemoteGDB::RiscvGdbRegCache
• Hex : cp::Format
• HFarIndex : ArmISA::DataAbort , ArmISA::PrefetchAbort , ArmISA::VirtualDataAbort
• hfp : Pl111
• hFrontPorch : DisplayTimings
• hi : ArmISA::VReg , MipsISA::RemoteGDB::MipsGdbRegCache
• Hi : Trace::TarmacBaseRecord::RegEntry
• hideleg : RiscvISA::RemoteGDB::RiscvGdbRegCache
• hie : RiscvISA::RemoteGDB::RiscvGdbRegCache
• HiFive() : HiFive
• high : Gicv3Its
• highAccuracyThreshold : Prefetcher::AccessMapPatternMatching
• highAddr : CacheBlk::Lock
• highCacheHitThreshold : Prefetcher::AccessMapPatternMatching
• highConf : StatisticalCorrector::BranchInfo , TAGE_SC_L_TAGE::BranchInfo
• highCoverageThreshold : Prefetcher::AccessMapPatternMatching
• highest() : ArmISA::ISA::MiscRegLUTEntryInitializer
• highestActiveGroup() : Gicv3CPUInterface
• highestActivePriority() : Gicv3CPUInterface
• highestEL() : ArmSystem
• highestELIs64 : ArmISA::ISA , ArmSystem
• hintp : SparcISA::ISA
• hip : RiscvISA::RemoteGDB::RiscvGdbRegCache
• histBufferSize : TAGEBase
• histLengths : TAGEBase
• Histogram() : Histogram , Stats::Histogram
• History : BPredUnit
• history : QoS::PropFairPolicy
• historyBuffer : DefaultRename< Impl >
• HistoryBuffer : Prefetcher::PIF
• historyBuffer : Prefetcher::PIF
• HistoryEntry() : SimpleIndirectPredictor::HistoryEntry
• historyIt : Prefetcher::PIF::IndexEntry
• historyRegisterMask : BiModeBP , TournamentBP
• HistorySpec() : MultiperspectivePerceptron::HistorySpec
• historyStack : MPP_StatisticalCorrector::MPP_SCThreadHistory
• historyStackPointer : MPP_StatisticalCorrector::MPP_SCThreadHistory
• HistStor() : Stats::HistStor
• hitBank : TAGEBase::BranchInfo
• hitBankIndex : TAGEBase::BranchInfo
• hitCallback() : CpuThread , DmaThread , GPUCoalescer , GpuWavefront , RubyDirectedTester , RubyPort::MemResponsePort , RubyTester , Sequencer , TesterThread
• hitExternalSnoop() : BaseDynInst< Impl >
• HitExternalSnoop : BaseDynInst< Impl >
• hitLatency : X86ISA::GpuTLB
• hitLevel : X86ISA::GpuTLB::TranslationState
• hitMultiRequests : SnoopFilter::SnoopFilterStats
• hitMultiSnoops : SnoopFilter::SnoopFilterStats
• hitPriority : ReplacementPolicy::BRRIP
• hitRatio : SimpleCache::SimpleCacheStats
• hits : ArmISA::TLB::TlbStats , BaseCache::CacheCmdStats , FALRU::CacheTracking , RiscvISA::TLB::TlbStats , RubyPrefetcher::UnitFilterEntry , SimpleCache::SimpleCacheStats
• hitSingleRequests : SnoopFilter::SnoopFilterStats
• hitSingleSnoops : SnoopFilter::SnoopFilterStats
• hitsPerTLBLevel : ComputeUnit::ComputeUnitStats
• hlen() : Net::Ip6Hdr , Net::IpHdr
• hlim() : Net::Ip6Hdr
• HMCController() : HMCController
• holder : sc_core::sc_mutex , SnoopFilter::SnoopItem
• hole : SparcISA::RemoteGDB::SPARCGdbRegCache
• hops_traversed : RouteInfo
• host : PciHost::DeviceInterface
• hostAMDQueueAddr : HSAQueueEntry
• hostCwd : Process
• hostCycles() : BaseKvmTimer
• hostDataAvailable() : PS2Device
• hostDispAddr() : AQLRingBuffer
• hostDispPktAddr() : HSAQueueEntry
• hostFactor : BaseKvmCPU , BaseKvmTimer
• hostFeaturesSelect : MmioVirtIO
• hostFlag : SyscallFlagTransTable
• hostFreq : BaseKvmTimer
• hostInstRate : BaseCPU::GlobalStats
• hostInterface : PciDevice
• hostMemory : Root::RootStats
• hostNs() : BaseKvmTimer
• hostOpRate : BaseCPU::GlobalStats
• hostPaths() : RedirectPath
• hostRead() : PS2Device
• hostReadIndexPtr : HSAQueueDescriptor
• hostRegDataAvailable() : PS2Device
• hostSeconds : Root::RootStats
• hostTickRate : Root::RootStats
• hostWrite() : PS2Device
• hotZoneSize : Prefetcher::AccessMapPatternMatching
• hour : MC146818
• hour_alrm : MC146818
• hpc : MultiperspectivePerceptron::MPPBranchInfo
• hpd : ArmISA::TableWalker::WalkerState
• hpmCounterEnabled() : RiscvISA::ISA
• hppi : Gicv3CPUInterface
• hppiCanPreempt() : Gicv3CPUInterface
• hppviCanPreempt() : Gicv3CPUInterface
• hpstate : SparcISA::ISA
• hsa_device : HSAPacketProcessor
• hsa_queue : _amd_queue_s
• HSADevice() : HSADevice
• HSADriver() : HSADriver
• hsail_mode : Shader
• hsail_mode_e : Shader
• hsaPacketProc() : HSADevice
• HSAPacketProcessor() : HSAPacketProcessor
• hsaPP : HSADevice , HSAPacketProcessor::CmdQueueCmdDmaEvent , HSAPacketProcessor::QueueProcessEvent , HWScheduler
• HSAQueueDescriptor() : HSAQueueDescriptor
• hsaQueueEntries : GPUDispatcher
• HSAQueueEntry() : HSAQueueEntry
• HsaSignalCallbackFunction : HSADevice
• hsaTask() : GPUDispatcher
• hscratch : RiscvISA::RemoteGDB::RiscvGdbRegCache
• hshift : MultiperspectivePerceptron
• hstatus : RiscvISA::RemoteGDB::RiscvGdbRegCache
• hstick_cmpr : SparcISA::ISA
• hSTickCompare : SparcISA::ISA
• HSTickCompareEvent : SparcISA::ISA
• hsw : Pl111
• hSync : DisplayTimings
• hsync_polarity : HDLcd
• htba : SparcISA::ISA
• htcr : ArmISA::TableWalker::WalkerState
• HTM_ABORT : Request
• HTM_CANCEL : Request
• HTM_CMD : Request
• HTM_COMMIT : Request
• HTM_START : Request
• HTMAbort : MemCmd
• htmAbortTransaction() : CacheMemory , CheckerThreadContext< TC > , Iris::ThreadContext , O3ThreadContext< Impl > , SimpleThread , ThreadContext
• htmCallback() : HTMSequencer
• HTMCheckpoint() : ArmISA::HTMCheckpoint
• htmCheckpoint : O3ThreadState< Impl >
• HtmCmdRequest() : LSQ< Impl >::HtmCmdRequest
• htmCommitTransaction() : CacheMemory
• htmDepth : BaseDynInst< Impl >
• HtmFromTransaction : BaseDynInst< Impl >
• HTMReq : MemCmd
• HTMReqResp : MemCmd
• htmRetCodeConversion() : HTMSequencer
• htmReturnReason : Packet
• htmSendAbortSignal() : AtomicSimpleCPU , BaseSimpleCPU , FullO3CPU< Impl > , TimingSimpleCPU
• HTMSequencer() : HTMSequencer
• htmStarts : DefaultCommit< Impl > , LSQUnit< Impl >
• htmStops : DefaultCommit< Impl > , LSQUnit< Impl >
• htmTransAbortReadSet : CacheMemory::CacheMemoryStats
• htmTransAbortWriteSet : CacheMemory::CacheMemoryStats
• htmTransactionFailedInCache() : Packet
• htmTransactionStarts : SimpleThread
• htmTransactionStops : SimpleThread
• htmTransactionUid : Packet
• htmTransCommitReadSet : CacheMemory::CacheMemoryStats
• htmTransCommitWriteSet : CacheMemory::CacheMemoryStats
• htmUid : BaseDynInst< Impl > , GenericHtmFailureFault
• htoreg() : RegisterBank< BankByteOrder >::Register< Data, RegByteOrder >
• htstate : SparcISA::ISA
• httb : ConfigCache::Entry , SMMUTranslationProcess::TranslContext
• htvec : RiscvISA::RemoteGDB::RiscvGdbRegCache
• Huffman() : Compressor::Encoder::Huffman
• hvAddr : VGic
• HW : Gicv3CPUInterface
• HwAddr : Sinic::Device
• hwCycles : BaseKvmCPU
• hwInstructions : BaseKvmCPU
• hwOverflow : PerfKvmTimer
• hwResource : TraceCPU::ElasticDataGen
• hwSchdlr : HSAPacketProcessor , HWScheduler::SchedulerWakeupEvent
• HWScheduler : HSAPacketProcessor , HWScheduler
• hwu0g59 : ContextDescriptor
• hwu0g60 : ContextDescriptor
• hwu0g61 : ContextDescriptor
• hwu0g62 : ContextDescriptor
• hwu1g59 : ContextDescriptor
• hwu1g60 : ContextDescriptor
• hwu1g61 : ContextDescriptor
• hwu1g62 : ContextDescriptor
• HybridGen() : HybridGen
• hyp() : ArmISA::ISA::MiscRegLUTEntryInitializer , GenericTimer::CoreTimers
• hypE2H() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HNonSecureRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HNonSecureWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HSecureRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HSecureWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypE2HWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer
• Hyperprivileged : SparcISA::SparcFaultBase
• HypervisorCall() : ArmISA::HypervisorCall
• HypervisorTrap() : ArmISA::HypervisorTrap
• HypMode : ArmISA::TLB
• hypNonSecureRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypNonSecureWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypRouted : ArmISA::ArmFault
• hypSecure() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypSecureRead() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypSecureWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer
• hypTrappable : ArmISA::ArmFault::FaultVals
• hypWrite() : ArmISA::ISA::MiscRegLUTEntryInitializer